[发明专利]具有集成的特定用途集成电路构造的现场可编程门阵列

权利要求书

1.一种现场可编程门阵列即FPGA，其具有集成的结构化特定用 途集成电路即ASIC构造，所述现场可编程门阵列包含：

FPGA构造，其包括多个逻辑元件即LE，所述多个逻辑元件可编 程地互连到多个逻辑阵列块即LAB；以及

并入所述FPGA构造中的结构化ASIC构造，其中所述结构化 ASIC构造包含接口区和定制区；

所述定制区可操作以使用连接在一起的多个混合逻辑元件实现结 构化ASIC设计，其中所述多个混合逻辑元件是使用定制金属层和定 制通孔层连接在一起的；

所述接口区可操作以可编程地连接来自所述FPGA构造的所述多 个LAB和来自所述定制区的所述结构化ASIC设计；以及

其中所述定制区的所述定制金属层的至少一部分被分配用来为来 自FPGA构造的信号布线，使信号通过结构化ASIC构造，并且其中 所述多个混合逻辑元件中的每一个比所述多个逻辑元件中的每一个具 有更少的运算电路。

2.根据权利要求1所述的FPGA，其中所述接口区包含可编程互 连电路，所述可编程互连电路可操作以将所述FPGA构造连接到所述 定制区。

3.根据权利要求2所述的FPGA，其中所述接口区包含冻结逻辑 电路，所述冻结逻辑电路可操作以防止所述FPGA构造的信号耦合到 所述定制区。

4.根据权利要求1所述的FPGA，其中所述结构化ASIC构造是 垂直带。

5.根据权利要求4所述的FPGA，其中垂直带结构化ASIC构造 在垂直方向上与所述FPGA构造是间距匹配的。

6.根据权利要求5所述的FPGA，其中所述垂直带结构化ASIC 构造在水平方向上与所述FPGA构造不是间距匹配的。

7.根据权利要求1所述的FPGA，其中至少两个金属层的部分被 分配用于为来自所述FPGA构造的信号布线。

8.根据权利要求7所述的FPGA，其中所述结构化ASIC构造的 被分配部分包含金属-4层和金属-2层，且其中金属-4层和金属-2层被 分配用于为来自所述FPGA构造的金属-4层的信号布线。

9.根据权利要求1所述的FPGA，其中所述结构化ASIC构造包 含至少一个引线区。

10.根据权利要求1所述的FPGA，其中所述定制区的设计包含为 来自所述FPGA构造的信号布线的布线线路。

11.根据权利要求1所述的FPGA，其中在所述定制区中实现的结 构化ASCI设计通过改变两个金属层和两通孔掩模被定制。

12.根据权利要求1所述的FPGA，其中所述结构化的ASIC构造 还包含配置SRAM带从而程序化所述定制区的部分。

13.根据权利要求1所述的FPGA，其中在所述定制区中实现的所 述结构化ASIC设计是从下面组中选择的，该组由交叉开关、桶式移 位器、浮点单元、内容可寻址存储器、移位寄存器组、微处理器，以 及其组合构成。

14.根据权利要求1所述的FPGA，其中在所述定制区中实现的所 述结构化ASIC设计是从一组现有设计中选择的。

15.一种数字处理系统，其包含：

处理电路；

耦合到所述处理电路的存储器；以及

根据权利要求1中定义的所述现场可编程门阵列，其耦合到所述 处理电路和存储器。

16.一种印制电路板，其上安放有如权利要求1定义的所述现场 可编程门阵列。

17.根据权利要求16所述的印制电路板，其还包含：

存储器电路，其安放在所述印制电路板上并耦合到所述现场可编 程门阵列。

18.根据权利要求17所述的印制电路板，其还包含：

处理电路，其安放在所述印制电路板上并耦合到所述存储器电路。