[发明专利]非易失性半导体存储器件

说明书

相关申请的交叉引用

本申请基于2007年8月28日提交的在先日本专利申请2007-221493号并要求其优先权，在此以提及方式将其全部内容并入本文中。

技术领域

本发明涉及一种非易失性半导体存储器件。

背景技术

随着存储器容量的进一步增加，单元大小的微型制造在非易失性半导体存储器，例如闪速存储器中进一步推进。同时，不减小存储单元中的耦合比是必需的。

作为增加存储单元的耦合比的技术，考虑器件结构，存在例如一种其中控制栅电极在沟道纵向上(在与延伸作为控制栅电极的字线的方向正交的方向上)覆盖浮栅电极的侧面的结构(在下文，称作立体存储单元结构)。

但是，在立体存储单元结构中，根据存储单元的微型制造，关于相邻单元之间的干扰以及用于在相邻单元之间嵌入绝缘薄膜的空间的问题不可避免。因此，控制栅电极在其沟道纵向上不覆盖浮栅电极的侧面的结构(在下文，称作平面单元结构)是优选的。

为了增加平面单元结构中的耦合比，关于材料，例如具有比SiO₂/SiN/SiO₂(在下文，称作ONO薄膜)更高的介电常数的高介电常数材料(所谓高k材料)用于浮栅电极与控制栅电极之间的电极间绝缘薄膜(例如，参考JP-A2006-203200(KOKAI)和JP-A2004-158810(KOKAI))。

这里，应当关注高电场施加到平面单元结构中的电极间绝缘薄膜上的事实。换句话说，电极间绝缘薄膜必须具有从低电场区域到高电场区域的小泄露电流，以及高介电常数。

这在由具有捕获功能的电荷存储层的绝缘薄膜形成的存储单元中，例如在MONOS(金属-氧化物-氮化物-氧化物-硅)结构的存储单元中成立。也就是，电荷存储层与控制栅电极之间的阻挡绝缘薄膜必须具有高介电常数以及高电场区域中的较小泄露电流。

在存储单元的微型制造的过程中，具有该质量的材料至今为止还没有完全考虑。

当由高介电常数材料形成电极间绝缘薄膜和阻挡绝缘薄膜时，优选地，高介电常数材料是非晶的。

存储单元的该制造过程伴随有900-1000℃的高温下的热处理。

该热处理导致非晶的高介电常数材料结晶并且使得存储单元的电特性退化。

因此，研制一种甚至在高温的热处理之后仍然能够保持非晶、具有相对于热量的高稳定性的电极间绝缘薄膜和阻挡绝缘薄膜是必需的。

发明内容

本发明的一个方面的非易失性半导体存储器件包括半导体区域，在半导体区域中分开地布置的源极/漏极区、布置在源极/漏极区之间的沟道区域上的隧道绝缘薄膜、布置在隧道绝缘薄膜上的浮栅电极、布置在浮栅电极上的电极间绝缘薄膜、以及布置在电极间绝缘薄膜上的控制栅电极。电极间绝缘薄膜包含La、Al和Si。

本发明的一个方面的非易失性半导体存储器件包括半导体区域，在半导体区域中分开地布置的源极/漏极区、布置在源极/漏极区之间的沟道区域上的隧道绝缘薄膜、布置在隧道绝缘薄膜上的电荷存储层、布置在电荷存储层上的阻挡绝缘薄膜、以及布置在阻挡绝缘薄膜上的控制栅电极。阻挡绝缘薄膜包含La、Al和Si。

附图说明

图1是显示本发明实例的结构的横截面视图；

图2是显示根据第一实施方案的非易失性半导体存储器的横截面视图；

图3是显示根据第二实施方案的非易失性半导体存储器的横截面视图；

图4是显示根据第三实施方案的非易失性半导体存储器的横截面视图；

图5是显示根据第四实施方案的非易失性半导体存储器的横截面视图；

图6是显示根据第五实施方案的非易失性半导体存储器的横截面视图；

图7是显示根据第六实施方案的非易失性半导体存储器的横截面视图；

图8是显示根据第七实施方案的非易失性半导体存储器的横截面视图；

图9是显示NAND单元的电路图；

图10是显示NAND单元的器件结构的横截面视图；

图11是显示NOR单元的电路图；

图12是显示NOR单元的器件结构的横截面视图；

图13是显示2-Tr单元的电路图；

图14是显示2-Tr单元的器件结构的横截面视图；

图15是显示制造方法的一个过程的横截面视图；

图16是显示制造方法的一个过程的横截面视图；

图17是显示制造方法的一个过程的横截面视图；

图18是显示制造方法的一个过程的横截面视图；

图19是显示制造方法的一个过程的横截面视图；