[发明专利]立体导通结构及其制造方法

说明书

技术领域

本发明是有关于一种导通结构及其制造方法，且特别是有关于一种立体导通结构及其制造方法。

背景技术

广泛来说，系统构装(System in Package，SiP)涵括了早期的多芯片模块(Multi-chip Module，MCM)技术、多芯片封装(Multi-chip Package，MCP)技术、芯片堆叠(Stack die)、PoP(Package on Package)、PiP(Package in Package)以及将主/被动组件内埋于基板(Embedded Substrate)等技术。以结构外观来说，MCM属于二维的2D构装，而MCP、芯片堆叠、PoP、PiP等则属于立体的3D构装；由于3D构装更能符合小型化、高效能等需求，因而近年来备受业界青睐。

若进一步就互连技术(Interconnection)来看，传统的2D或3D构装多以打线接合(Wire bonding)为主，少部分采用芯片倒装技术(Flip Chip)，或是结合两者。以芯片堆叠(Stack die)为例，上层芯片仍须由打线接合技术与其它芯片互连，当堆叠的芯片数目增加时，越上层的芯片所需的焊线长度则越长，也因此影响了整个封装系统的效能；再者，为了保留打线空间，芯片与芯之间需适度的插入隔板，也会造成封装体积增加。

近年来，业界所研发的新互连技术—硅通道技术(Through Silicon Via，TSV)诞生。请参照图1A～1F，其显示硅通道导体结构的制造方法的示意流程图。首先，如图1A所示，提供芯片10，芯片的正面10a具有增厚的焊接垫12。接着，如图1B所示，施行第一次激光钻孔，从芯片背面10b以激光钻孔，并停止在焊接垫12表面，形成开孔14。由于必须从芯片背面10b钻孔，也容易产生对位不准确的问题。另一方面，由于激光功率不稳定，加上对于硅(芯片的材料)与金属(焊接垫的材料)选择比不高，导致在此步骤中激光很容易打穿焊接垫。虽然这个问题可以由将焊接垫12增厚的方式解决，但是增厚焊接垫12无疑地会增加制造过程中费用与时间的成本。

请参照图1C，将绝缘材料16填入开孔14。接着，施行第二次激光钻孔，如图1D所示，在绝缘材料16内钻孔并同样停止在焊接垫12表面，形成通道17。之后，如图1E所示，将导电材料18填入通道17内。最后，如图1F所示，将芯片10与另一芯片20黏合在一起，芯片10的焊接垫12通过导电材料18与另一芯片20的焊接垫22电性连接。

然而，在第二次激光钻孔以形成通道17时，非常容易扩孔而导致漏电流问题。当以激光钻孔至焊接垫12时，金属材质(i.e.焊接垫12)会反射或折射激光，邻近焊接垫12的绝缘材料16也同时会被激光烧掉，导致通道17末端孔径较大甚至暴露出芯片10。当通道17内重新填入导电材料18，将使得导电材料18接触到芯片10，造成原本必须绝缘的导电材料18与芯片10产生电性连接，也就是所谓的漏电流问题。

发明内容

本发明的目的在于提供一种立体导通结构及其制造方法，以克服公知技术中存在的缺陷。

为实现上述目的，本发明提出一种立体导通结构，应用于封装件。立体导通结构包括基板、第一重布导体、第二重布导体以及绝缘材料。基板具有主动表面及与其相对的被动表面，基板具有焊接垫以及贯孔，焊接垫位于主动表面上。第一重布导体包括隆起部与承接部，隆起部由基板的主动表面向外隆起，并电性连接于焊接垫；承接部位于主动表面的外侧，并连接于隆起部，其中隆起部与承接部构成容置空间，容置空间与贯孔连通。第二重布导体位于贯孔内以及容置空间内，且第二重布导体接触承接部，并沿着贯孔由承接部朝向被动表面方向延伸出去。绝缘材料填充于第二重布导体与基板以及第二重布导体与隆起部之间。

本发明提出一种立体导通结构的制造方法，应用于封装件，方法包括：(a)提供基板，基板具有主动表面及与其相对的被动表面，基板具有焊接垫位于主动表面；(b)从基板的主动表面钻孔至被动表面，据此形成贯孔；(c)在主动表面形成第一重布导体，第一重布导体连接焊接垫并由主动表面向外隆起，据以构成与贯孔连通的容置空间；(d)填入绝缘材料于贯孔以及容置空间内；(e)施行激光钻孔，沿着贯孔与容置空间在绝缘材料内形成通孔，通孔末端暴露出第一重布导体；以及(f)填入导电材料于通孔内，据以形成接触第一重布导体的第二重布导体。