[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其特征在于：

该半导体存储装置，具有：

奇偶数据生成电路，生成对应输入数据的奇偶数据，

正规存储单元阵列，存储所述输入数据，

奇偶存储单元阵列，存储所述奇偶数据，

正规数据锁存部，锁存输入数据或从所述正规存储单元阵列读出的数据，

输入选择电路，选择输入数据或所述奇偶数据并进行输出，

奇偶数据锁存部，锁存所述输入选择电路的输出或从所述奇偶存储单元阵列读出的数据并输出，以及

纠错电路，使用在所述奇偶数据锁存部锁存的数据，对在所述正规数据锁存部锁存的数据进行错误检测，当检测出错误时进行纠错，并将所获得的结果输出；

该半导体存储装置构成为能够将所述奇偶数据锁存部的输出向该半导体存储装置的外部输出。

2.根据权利要求1所述的半导体存储装置，其特征在于：

能够控制所述正规数据锁存部及所述奇偶数据锁存部是否进行锁存动作，该正规数据锁存部及该奇偶数据锁存部按照控制信号继续进行所述锁存动作。

3.根据权利要求1所述的半导体存储装置，其特征在于：

该半导体存储装置还包括写入控制电路，该写入控制电路控制是否将所述输入数据向所述正规数据锁存部输出，

所述正规数据锁存部通过所述写入控制电路接收所述输入数据。

4.根据权利要求1所述的半导体存储装置，其特征在于：

该半导体存储装置还包括写入控制电路，该写入控制电路控制是否将所述输入选择电路的输出向所述奇偶数据锁存部输出，

所述奇偶数据锁存部通过所述写入控制电路接收所述输入选择电路的输出。

5.根据权利要求1所述的半导体存储装置，其特征在于：

该半导体存储装置，还包括：

第一写入控制电路，控制是否将所述输入数据向所述正规数据锁存部输出，和

第二写入控制电路，控制是否将所述输入选择电路的输出向所述奇偶数据锁存部输出；

所述正规数据锁存部通过所述第一写入控制电路接收所述输入数据，

所述奇偶数据锁存部通过所述第二写入控制电路接收所述输入选择电路的输出。

6.根据权利要求5所述的半导体存储装置，其特征在于：

所述第一及第二写入控制电路在所述正规数据锁存部及奇偶数据锁存部进行锁存动作的期间对是否进行输出加以控制。

7.根据权利要求1所述的半导体存储装置，其特征在于：

该半导体存储装置还包括能够使所述正规存储单元阵列和所述正规数据锁存部之间、以及所述奇偶存储单元阵列和所述奇偶数据锁存部之间电气断开的电路。

8.根据权利要求1所述的半导体存储装置，其特征在于：

所述正规数据锁存部，具有：

正规数据锁存电路，进行锁存动作，和

正规读出放大器列，放大从所述正规存储单元阵列读出的数据；

所述奇偶数据锁存部，具有：

奇偶数据锁存电路，进行锁存动作，和

奇偶读出放大器列，放大从所述奇偶存储单元阵列读出的数据。

9.根据权利要求8所述的半导体存储装置，其特征在于：

所述正规数据锁存部还具有能够使所述正规读出放大器列和所述正规数据锁存电路之间电气断开的第一开关电路，

所述奇偶数据锁存部还具有能够使所述奇偶读出放大器列和所述奇偶数据锁存电路之间电气断开的第二开关电路。

10.根据权利要求9所述的半导体存储装置，其特征在于：

所述正规数据锁存电路及所述奇偶数据锁存电路也具有为了进行读出所使用的放大器的功能。

11.根据权利要求9所述的半导体存储装置，其特征在于：

所述第一及第二开关电路在通常动作时导通，在检查所述纠错电路时及检查所述奇偶数据生成电路时成为非导通。

12.根据权利要求1所述的半导体存储装置，其特征在于：

将所述纠错电路所输出的数据向该半导体存储装置的外部输出时所经由的端子，兼作将所述奇偶数据锁存部所锁存的数据向该半导体存储装置的外部输出时所经由的端子。