[发明专利]半导体存储装置

说明书

技术领域

本发明涉及一种具有纠错功能的半导体存储装置。

背景技术

近年来，在半导体存储装置的领域中，电路朝着微细化方向不断发展，伴随这一发展，软错误等错误的发生率不断提高。作为解决此问题的对策，开发出一种具有纠错功能的半导体存储装置。

在下述专利文献1中，公开了一种具有纠错功能的半导体存储装置的示例。在专利文献1中记述了：为了检验半导体存储装置，而有必要能够分别独立地实施存储单元的检查、和纠错用电路的检查。

[专利文献1]日本专利公开昭62-1198号公报(第二页)

(发明所要解决的课题)

专利文献1所公开的半导体存储装置中的用来纠错的编码电路及译码电路的检查顺序如下所示。从外部向存储单元阵列写入包含比特误差(biterror)的数据，并且将能够校正该数据的校验位写入存储单元阵列。然后，使译码电路有效，从存储单元阵列读出数据，以检查是否已进行了纠错。

还有，当进行编码电路的检查时，将编码电路所生成的数据写入存储单元阵列。然后，直接向外部读出该所写入的数据，来检查编码电路是否正进行所期望的动作。

这样一来，当检查纠错用电路时，有必要向存储单元写入数据，然后读出所写入的数据。即使在存储单元阵列中存在不良存储单元时，当将该半导体存储装置判断为不良品时、或通过使用冗余修补方案(redundancyrepair scheme)将有缺陷的存储单元与无缺陷的存储单元进行置换来使之成为在整个存储单元不存在物理缺陷的状态时，则也能够利用上述所示的存储单元进行检查。

然而，有时也使用了物理不良的存储单元，并在包含该存储单元的数据的情况下进行纠错。此时，一旦存在不良存储单元时，则因为从外部输入的数据、和从写有该数据的存储单元读出的数据有可能不同，所以即使编码电路及译码电路正常动作，也仍得出所述这些电路是不良电路的检查结果。也就是，当通过纠错而输出正常数据时，虽然半导体存储装置应该被判断为良品，但是却被判断成为不良品，从而出现了无法正确进行检查的问题。

发明内容

本发明的目的在于：在具有纠错功能的半导体存储装置中，可以在不受存储单元影响的情况下进行纠错用电路的检查。

(解决课题的方法)

为了解决所述课题，本发明所阐述的方法是涉及一种下记所述的半导体存储装置，该半导体存储装置具有：生成对应输入数据的奇偶数据的奇偶数据生成电路(parity data generating circuit)；存储所述输入数据的正规(normal)存储单元阵列；存储所述奇偶数据的奇偶存储单元阵列(paritymemory cell array)；锁存输入数据或从所述正规存储单元阵列读出的数据的正规数据锁存部；选择输入数据或所述奇偶数据并输出的输入选择电路；锁存所述输入选择电路的输出或从所述奇偶存储单元阵列读出的数据并输出的奇偶数据锁存部；以及使用在所述奇偶数据锁存部锁存的数据，对在所述正规数据锁存部锁存的数据进行错误检测，当检测出错误时进行纠错并将所获得的结果输出的纠错电路(error correction circuit)。所述半导体存储装置构成为能够将所述奇偶数据锁存部的输出向该半导体存储装置的外部输出。

根据本发明，因为能够向纠错回路提供来自正规数据锁存部的输入数据和来自奇偶数据锁存部的奇偶数据，所以能够在不被正规存储单元阵列及奇偶存储单元阵列影响的情况下对纠错电路进行检查。还有，因为从奇偶数据锁存部输出由奇偶数据生成电路所生成的奇偶数据，所以能够在不受奇偶存储单元阵列影响的情况下对奇偶数据生成电路进行检查。

(发明的效果)

根据本发明，不管是否存在不良存储单元，都能够正确地进行纠错电路及奇偶数据生成电路的检查。特别是在不仅能对软错误等暂时产生的错误进行校正而且还以允许在存储单元阵列中包含物理不良并可进行纠错为前提所构成的半导体存储装置中，能够使品质及成品率得以提高。

附图说明

图1是表示第一实施方式所涉及的半导体存储装置的构成的方块图。

图2是表示图1的正规数据锁存部及写缓冲器(write buffer)的构成示例的电路图。

图3是表示第二实施方式所涉及的半导体存储装置的构成的方块图。

图4是表示图3的开关电路、正规数据锁存电路及写缓冲器的构成示例的电路图。

(符号说明)

12                正规存储单元阵列

14                奇偶存储单元阵列

16、216           正规数据锁存部