[发明专利]封装结构及其封装方法

说明书

【技术领域】

本发明是有关于一种封装结构及其封装方法，且特别是有关于一种抗电磁干扰封装结构及其封装方法。 

【背景技术】

一般来说，半导体组件封装是将电路设置在电路基板上，例如印刷电路板或陶瓷基板上。其电路的效能可能会因电磁干扰(EMI)而受到不利的影响。电磁干扰(EMI)是由于电磁场能量放射而产生的信号干扰或噪声。由于系统内电子组件摆放的密度越来越高，相关的操作频率也往更高的频段发展，于是不必要的辐射噪声更趋明显，进而导致更严重的电磁干扰。因此，多种利用导电材料形成屏蔽结构的防止电磁干扰的封装结构已经被开发出来。 

现有的一种抗电磁干扰封装结构，是在组件进行封胶体制程后，切割封胶体后再形成导电膜于封胶体上。然后，再将基板切割形成独立的封装组件。请参照图1A及图1B，其分别绘示传统一种抗电磁干扰封装结构的第一道切割制程及第二道切割制程的示意图。如图1A所示，芯片12以金线13与基板17电性连接，导电凸块16与基板17的接地组件15电性连接。本步骤中以切割刀10a将封胶体14切割分离，但不切割基板17。然后，如图1B所示，形成导电膜18。导电膜18涂布于封胶体14上，其中导电凸块16与导电膜18耦接。本步骤中，以厚度较薄的切割刀10b切割基板17，以形成独立的封装组件10，如1C图所示。由于此种封装结构在封装过程中必须经过两次切割，除了容易因切割失败导致合格率降低外，由于两道切割制程会浪费较多的基板材料，因此基板的利用率也相对较低。 

现有的另一种抗电磁干扰封装结构，是将导电壳体例如一金属盖以黏胶设置在完成封装的组件上。如图1D所示，其绘示传统另一种抗电磁干扰封装结构的示意图。封装组件20包括基板21、芯片22、封胶体25、导电壳体26、及多个表面连接技术(SMT)组件28。芯片22以金线23电性连接基板21。导电壳体26以黏胶27设置在封胶体25上。表面连接技术组件28配置于基板21上。但是此种作法以黏胶固定导 电壳体，除了增加制程的复杂度及时间外，容易因为温度、湿度导致黏胶性质改变而导致导电壳体脱落的问题。此外，导电壳体与封装件的尺寸必须配合，不同尺寸的封装件必须制作不同的壳体，增加导电壳体制造的困难度。 

因此，如何克服传统封装结构的缺点，以产生高合格率，低成本的具有抗电磁干扰的封装组件，乃业界所致力的课题之一。 

【发明内容】

本发明有关于一种封装结构及其封装方法，在封装过程中直接形成导电膜，可以达到简化封装流程、节省封装时间以降低成本、并提高制程合格率的优点。本发明更可适用于各种尺寸的封装件，同时也可节省基板材料，提高封装件密度以提高基板使用率。 

根据本发明，提出一种封装结构，包括一基板、一半导体组件、一封胶体、一导电凸块以及一导电膜。基板具有一第一表面、一第二表面、一第一侧面及一接地组件，第一侧面连接第一表面及第二表面。半导体组件设置于第一表面上并与基板电性连接。封胶体覆盖于半导体组件上，封胶体的一第二侧面与基板的第一侧面切齐。导电凸块设置于第一表面上并具有一平面，封胶体的第二侧面露出导电凸块的平面，平面与封胶体的第二侧面切齐。导电凸块与接地组件电性连接。导电膜直接形成于封胶体的一外表面、导电凸块外露的平面及基板的侧面上。 

根据本发明，提出一种封装方法，包括下列步骤。首先，提供一基板，至少具有相邻的一第一基板单元及一第二基板单元，一第一半导体组件及一第二半导体组件配置于第一基板单元及第二基板单元上，基板具有一第一表面、一第二表面及一侧面，侧面连接第一表面及第二表面。第一半导体组件及第二半导体组件设置于第一表面上并与基板电性连接，一胶带贴附于第二表面上。然后，设置一导电凸块于第一表面上，导电凸块位于第一半导体组件及第二半导体组件之间。接着，形成一封胶体，封胶体覆盖第一半导体组件、第二半导体组件及导电凸块及部分的第一表面。然后，形成一切割狭缝，切割狭缝分割封胶体、导电凸块、基板及部分的胶带，以形成贴附于胶带上的一第一半导体装置及一第二半导体装置。切割狭缝于胶带中的一切割深度小于胶带的厚度，导电凸块的一平面外露于封胶体。接着，直接形成一导电膜于封胶体及切割狭缝上，以使导电膜覆盖第一半导体装置及第二半导体装置的封胶体的外表面、导电凸块外露的平面及基板的侧面。 

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式， 作详细说明如下： 

【附图说明】

图1A绘示传统一种抗电磁干扰封装结构的第一道切割制程的示意图； 

图1B绘示传统一种抗电磁干扰封装结构的第二道切割制程的示意图；