[发明专利]半导体器件

说明书

本申请基于35U.S.C119要求第10-2007-0087001号(于2007年8月29日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体器件，更具体地，涉及一种构造的半导体器件以使源电极和漏电极在栅格结构(grid structure)中相互连接，或源电极的指(fingers)和漏电极的指在栅格结构中相互连接，从而提高射频品质因数(radio frequency figure of merit)(RF FOM)。

背景技术

测量各种特性(characteristics)以计算例如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件的射频(RF)性能。显著特性包括最大振荡频率(maximum oscillation frequency)(f_MAX)和截止频率(f_T)。f_MAX和f_T是与器件的操作频率相关的特性。特别地，在特性f_MAX处根据电功率来计算操作频率，而在特性f_T处根据电流来计算操作频率。

图1是示出了设置在具有地信号地(ground signal ground)(GSG)电极结构的衬底10上方的半导体器件20的视图。图2是示出了该半导体器件20的指型电极结构的平面图。如图1和图2所示，为了在RF应用中提高f_MAX和f_T，该半导体器件被制造具有指型结构。

参照图1，在衬底10上方形成六个电极11-1至11-4、12-1和12-2。在衬底的四个拐角处形成的四个电极11-1至11-4分别被用作接地电极(ground electrodes)。位于相应的接地电极之间的两个电极12-1和12-2被用作信号电极。

接地电极11-1至11-4以及信号电极12-1和12-2通过导电图样13和14相互连接。半导体器件20设置在衬底10的中心上方以便半导体器件20电连接至导电图样13和14。

参照图2，半导体器件20由布置于有源区24周围的四个电极21、22和23的主体(body)构成。指型电极从各自的电极21、22和23的主体分叉至有源区24中。两个源电极21形成在有源区24的相对两侧。源电极21的指21-1和漏电极22的指22-1交替地布置于栅电极23的指23-1到23-4之间。

位于如图1所示的衬底10上侧的两个接地电极11-1和11-2连接至半导体器件20的上部源电极21。位于该衬底10的下侧的两个接地电极11-3和11-4连接至半导体器件20的下部源电极21。半导体器件20的栅电极23连接至衬底10的左信号终端12-1。半导体器件20的漏电极22连接至衬底10的右信号终端12-2。

然而，在半导体器件20的每个指电极的结构中，单金属线从相应的主体中分叉，限制了RF性能，即f_MAX和f_T的提高。

发明内容

本发明实施例涉及一种半导体器件，更具体地，涉及一种构造的半导体器件以使源电极和漏电极在栅格结构中相互连接，或源电极的指和漏电极的指在栅格结构中相互连接，从而提高射频品质因数(RF特性)。本发明实施例涉及一种半导体器件，在该半导体器件中通过优化的电极结构提高了诸如f_MAX和f_T的RF特性。

本发明实施例涉及一种包括有源区的半导体器件，该有源区包括源区、漏区和沟道区。栅电极、源电极和漏电极形成在有源区的周围。多个栅指(gate fingers)从栅电极分叉至沟道区中。多个源指(source fingers)从源电极分叉至源区中，这些源指以预定的图样布置于栅指之间，并具有至少两根通过至少一根栅格线相互连接的指线(finger lines)。多个漏指(drain fingers)从漏电极分叉至漏区中，这些漏指布置于其中没有布置源指的栅指之间。

本发明实施例涉及一种包括有源区的半导体器件，该有源区包括源区、漏区和沟道区。栅电极、源电极和漏电极形成在有源区的周围。多个栅指从栅电极分叉至沟道区中。多个源指从源电极分叉至源区中，这些源指以预定的图样布置于栅指之间。多个漏指从漏电极分叉至漏区中，这些漏指布置于其中没有布置源指的栅指之间，并且具有至少两根通过至少一根栅格线相互连接的指线。

附图说明

图1是示出了设置在GSG电极结构的衬底上方的半导体器件的视图。

图2是示出了半导体器件的指型电极结构的平面图。