[发明专利]半导体集成电路

说明书

技术领域

本发明涉及一种半导体集成电路的布线构造，尤其涉及一种半导体集 成电路的电源布线构造。

背景技术

在半导体集成电路的电源布线由多个布线层构成的情况下，通常具有 网眼状或基于网眼状的布线构造。

图19(a)以及(b)表示具有网眼状的布线构造的现有的半导体集成 电路，(a)为平面图，(b)为对应(a)的XIXb—XIXb线的截面图。

如图19(a)以及(b)所示，在具有网眼状的布线构造的现有的半导 体集成电路中，例如在第n层和第(n+1)层，形成具有网眼状的布线构 造。即在未图示的芯片整体，在第n层中，形成由电源电压的多个布线1D 和与该多个布线1D交替配置的接地电压的多个布线1S构成的布线层1。 另外，在第(n+1)层中，形成由沿着与多个布线1D以及1S延伸的方向 垂直的方向延伸的电源电压的多个的布线2D和与该多个的布线2D的每 一个布线交替配置的接地电压的多个布线2S构成的布线层2。进而电源电 压的多个的布线1D和多个的布线2D在平面交叉的位置上经触头(contact) 3而彼此电连接，并且，接地电压的多个的布线1S和多个的布线2S在平 面交叉的位置上经触头3电连接(例如参照专利文献1)。

专利文献1：日本特开2005—332903号公报

但是，在具有上述的网眼状的电源布线构造的半导体集成电路中，从 外部向内部对网眼状扩展的电源布线网供给电流。在半导体集成电路中的 内部各点，由于从电源布线网供给的电流由内部的单元(cell)接受并消 耗，所以从芯片的周边部朝向中心部，电源布线网的电压降变大。即网眼 状的电源布线网上的电压一般在半导体集成电路的周边部较高，而随着从 周边部接近中心部会降低。

并且，在具有上述的网眼状的电源布线构造的半导体集成电路中，第 n层的布线层和第(n+1)层的布线层例如其膜厚或材料不同，在第n层 的布线层的布线电阻和第(n+1)层的布线层的布线电阻不同的情况下， 布线电阻较高的一方的布线层的电压降变大，其影响成为支配。

图20示意性地表示在具有上述的网眼状的布线构造的半导体集成电 路中，从焊盘(pad)6以及7施加电源电压时的电压降。另外，这里，将 由朝向纸面在纵向延伸的多个布线构成的布线层2的布线电阻的一方比由 朝向纸面在横向延伸的多个布线构成的布线层1的布线电阻高的情况作为 例子来图示，区域8、9、10分别表示电压降较小的区域、中等程度区域、 较大的区域。

如图20所示，电压降在芯片的中央部比起周边部变大，进而，可知 在布线电阻比布线层1大的布线层2延伸的方向上存在着电压降的方向 性。

另一方面，为了抑制电压降，虽然能够增加电源供给焊盘数量、使电 源布线变粗等的对策，但由于芯片尺寸的制约而受到限制。

发明内容

鉴于此，本发明的目的在于提供一种具有可以实现布线的低电阻化并 且抑制电压降的布线构造的半导体集成电路。

为了达成所述的目的，本发明的第1实施方式所涉及的半导体集成电 路具备：由沿着第1方向延伸而形成的多个第1布线构成的第1布线层； 在第1布线层上，由沿着与第1方向垂直的方向即第2方向延伸而形成的 多个第2布线构成的第2布线层；和在第2布线层上，由沿着与第2方向 相同的方向延伸而形成的多个第3布线构成的第3布线层。

在本发明的第1实施方式所涉及的半导体集成电路中，第2布线层与 第3布线层电连接。

在本发明的第1实施方式所涉及的半导体集成电路中，第1布线层以 及第2布线层由铜构成，第3布线层由铝构成。

在本发明的第1实施方式所涉及的半导体集成电路中，第3布线层由 与构成焊盘的材料相同的材料构成。

在本发明的第1实施方式所涉及的半导体集成电路中，多个第3布线 的每一个布线的布线宽度比多个第2布线的每一个布线的布线宽度宽。

在本发明的第1实施方式所涉及的半导体集成电路中，多个第3布线 的每一个布线形成为各覆盖多个第2布线中的相邻的两个布线。

在本发明的第1实施方式所涉及的半导体集成电路中，多个第3布线 的每一个布线不在多个第2布线中位于相邻的两个布线的旁边的位置的布 线上形成。