[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置的制造方法，特别涉及具有防止来自半导体衬底的背面的重金属污染的结构的半导体装置的制造方法。

背景技术

例如，作为半导体集成电路的CPU(中央运算处理装置)、存储器元件及固体摄像元件等半导体装置，通过在将单晶硅作为原材料的半导体衬底主面上形成各种电路元件(半导体装置)来制造。在这些现有半导体装置的制造中，当在半导体衬底内部混入金属、特别是重金属等杂质时，所制造的半导体装置的质量良或特性明显下降。例如，在固体摄像元件中，在半导体衬底中存在重金属污染物时，成为生成诱发缺陷、使固体摄像元件的晶体管特性、暗时特性恶化的因素。

特别是，近年来为了谋求布线电阻的降低，有利用Cu(铜)作为布线材料来代替现有的Al(铝)的趋势。Cu与Al相比，电阻率较低，因此将Cu使用于布线材料，从而能够将布线电阻变小，相反地，扩散系数较大，因此Cu向半导体衬底扩散，从而诱发所述的特性恶化的危险提高。因此，特别是在使用扩散系数较大的金属材料来制造半导体装置的情况下，需要实施措施，使得该金属材料不向半导体衬底扩散。作为实施这样的措施的现有的半导体装置的制造方法的一例，公开了在特开2000-91175号公报(以下称为公知文献1)及特开2001-44168号公报(以下称为公知文献2)中记载的方法。以下，根据这些方法、参照附图进行说明。

图3为将公知文献1中所记载的半导体装置的制造方法表示为制造步骤顺序的概略剖面图。

如图3(a)所示，首先，通过热氧化等在半导体衬底101的整个表面形成氧化硅膜102，该半导体衬底101在主面侧形成有STI(ShallowTrench Isolation：浅沟槽隔离)结构的元件隔离区域和芯片区域。其次，例如，通过LPCVD(Low Pressure Chemical Vapor Deposition：低压化学汽相淀积)法，在氧化硅膜102上堆积氮化硅膜103。其次，通过LPCVD法等在氮化硅膜103上堆积多晶硅膜104，并通过LPCVD法等在多晶硅膜104上堆积氮化硅膜105。

其次，如图3(b)所示，在半导体衬底101主面的氮化硅膜105上涂敷光致抗蚀剂106，并对其进行构图，除去半导体衬底101的周边部的光致抗蚀剂106。并且，将该进行构图后的光致抗蚀剂106作为掩模，例如，通过RIE(Reactive Ion Etching：反应性离子刻蚀)法等各向异性刻蚀，除去在半导体衬底101的主面周边部、外周面及背面露出的氮化硅膜105。即，在除去了主面的周边部的芯片形成区域覆盖氮化膜105及其上的光致抗蚀剂106(参照图3(b))。

其次，如图3(c)所示，除去光致抗蚀剂106之后，通过热处理步骤，使半导体衬底101的主面周边部、外周面及背面的多晶硅膜104氧化，形成氧化硅膜107。

其次，如图3(d)所示，除去氮化硅膜105之后，通过干法刻蚀法等除去被氮化硅膜105覆盖的该氮化硅膜105下层的多晶硅膜104，部分地使氮化硅膜103露出。

其次，如图3(e)所示，将被覆盖在半导体衬底101的主面周边部、外周面及背面上的氧化硅膜107作为掩模，使用磷酸等除去露出的氮化硅膜103。

经过这样的步骤，从而在除了主面侧的芯片区域的半导体衬底101的主面周边部、外周面及背面，残留有氮化硅膜103以及氧化硅膜107。由这些氮化硅膜103及氧化硅膜107，能够防止Cu等金属向半导体衬底101内扩散。即，该膜103及107起到防止金属污染的保护绝缘膜的作用。

此外，图4为将公知文献2中所记载的半导体装置的制造方法表示为制造步骤顺序的概略剖面图。

首先，在图4(a)所示的半导体衬底201上形成10～20nm左右的氧化硅膜202，并且，在其上形成300nm左右的氮化硅膜203。此时，如图4(b)所示，使氧化硅膜202及氮化硅膜203不仅在半导体衬底201的主面形成，也在背面形成(为了方便，使附图上半导体衬底201的上方为主面侧，使下方为背面侧)。

其次，如图4(c)所示，在半导体衬底201的主面侧的氮化硅膜203上形成光致抗蚀剂204，并对其进行构图。

其次，如图4(d)所示，通过RIE等干法刻蚀法，将光致抗蚀剂204作为掩模，刻蚀主面侧的氮化硅膜203、氧化硅膜202、半导体衬底201，剥离光致抗蚀剂204，形成槽图形之后，在整个面上堆积氧化硅膜205，在槽图形中埋入氧化硅膜205。