[发明专利]场效应晶体管及形成场效应晶体管的方法

说明书

技术领域

本发明涉及半导体器件，更具体而言，涉及具有高击穿电压的金属氧化物半导体场效应晶体管(MOSFET)及其制造方法。

背景技术

一方面，在绝缘体上硅(SOI)衬底上构建的金属氧化物半导体场效应晶体管(MOSFET)在体与其它的MOSFET部件之间提供较高的开态电流和较低寄生电容，优于在体衬底上构建的具有可比拟的尺寸的MOSFET。另一方面，由于“历史效应”、或“浮体效应”，在SOI上构建的MOSFET倾向于在器件操作中具有较低的一致性，其中体电势和随后的SOI MOSFET的开启时序和开态电流依赖于SOI MOSFET的过去历史。此外，泄漏电流的水平同样依赖于浮体的电压，这对低功率SOIMOSFET的设计提出了挑战。

SOI MOSFET的体存储了依赖于器件历史的电荷，因此变为“浮”体。这样，SOI MOSFET呈现出难于预料和控制阈值电压，并且阈值电压随时间改变。体电荷存储效应导致动态亚阈值电压(sub-Vt)泄漏和几何上相等的邻近器件的阈值电压(Vt)失配。

与任何的MOSFET相同，SOI MOSFET的源极、体和漏极形成寄生双极晶体管。由于SOI MOSFET的体是电浮置的，寄生双极晶体管的基极同样是浮置的。具有浮体的SOI MOSFET具有的击穿电压为具有另外的相同部件并具有接地的基极的MOSFET的击穿电压的约1/8-1/10。浮体对SOI MOSFET的可靠性具有不利影响。

在现有技术中已经提供了几种方法用于减轻浮体对SOI MOSFET的击穿电压的不利影响。在一种方法中，使SOI MOSFET的体电接地，以便寄生双极晶体管的基极也接地。在另一方法中，通过采用轻掺杂的漏极(LDD)结构来减小漏极中的电场。在又一方法中，增加少数载流子的寿命来降低寄生双极晶体管的增益。通常通过减小碰撞电离速率或有效地从体中去除浮置电荷，这些方法通常有助于减小浮体效应。

然而，上述每一种方法均具有特定的缺点。用于使体接地的体接触结构倾向于需要相对大的面积。同样，这样的体接触结构的效果依赖于SOIMOSFET的尺寸。此外，这样的器件是固有地不对称，并且不能用于需要器件的对称的应用，例如静态随机存储器(SRAM)单元中的过栅(passgate)晶体管。轻掺杂的漏极结构增加了漏极扩展区域的电阻并减小了器件的开态电流。减小少数载流子的寿命增加了SOI MOSFET的关态的泄漏电流。

考虑到上述，需要增加SOI MOSFET的击穿电压而不会对器件性能产生不利影响。

具体而言，需要增加SOI MOSFET的击穿电压而不需要附加的器件区域、不需要减小开态电流以及不需要增加关态电流。

发明内容

本发明通过提供包含硅基的体和包括宽带隙半导体材料的漏极区域的场效应晶体管及其制造方法以抑制碰撞电离，从而满足了上述需要。所述宽带隙半导体材料具有比硅更大的带隙。

在本发明中，提供了一种包括包含硅的体的场效应晶体管。在形成栅极介质、栅极电极、以及第一栅极隔离物之后，形成漏极侧沟槽并使用宽带隙半导体材料填充所述漏极侧沟槽。可选地，形成源极侧沟槽并使用硅锗合金填充所述源极侧沟槽以提高所述场效应晶体管的开态电流。进行晕圈注入以及源极和漏极离子注入以形成各种掺杂的区域。因为宽带隙半导体材料具有比硅更宽的带隙，归因于在漏极中使用了宽带隙半导体材料，可以减小碰撞电离，从而，与在漏极区域中采用了硅的晶体管相比，增加了场效应晶体管的击穿电压。

根据本发明的一个方面，提供了一种场效应晶体管，其包括：

体，包括包含硅的体部分和包含宽带隙半导体材料的体部分；以及

漏极区域，包括邻接所述包含宽带隙半导体材料的体部分的包含宽带隙半导体材料的漏极部分，其中所述包含宽带隙半导体材料的体部分和所述包含宽带隙半导体材料的漏极部分包括具有比硅更宽的带隙的半导体材料。

在一个实施例中，所述场效应晶体管还包括垂直邻接所述体的栅极介质。

在另一实施例中，所述漏极区域还包含邻接所述栅极介质的包含硅的漏极部分。

在又一实施例中，所述包含宽带隙半导体材料的体部分邻接所述栅极介质。

在又一实施例中，所述体还包括邻接所述包含宽带隙半导体材料的体部分和所述栅极介质的漏极侧晕圈区域。

在又一实施例中，所述场效应晶体管还包括源极区域，所述源极区域包括包含硅锗合金的源极部分并邻接所述体。

在又一实施例中，所述体区域还包括包含硅锗合金的体部分。

在又一实施例中，所述源极区域还包括邻接所述栅极介质的包含硅的源极部分。