[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

分配器电阻电路，配置成通过电压分配获得电压输出并且通过切断一个或多个熔丝元件调整该电压输出；

该分配器电阻电路，包括

多个阻值调节电阻元件，串联连接；

多个熔丝MOS晶体管，用作该熔丝元件，与该阻值调节电阻元件并联连接；

非易失性存储单元，包括存储晶体管和选择晶体管，该存储晶体管由MOS晶体管实现，包括设置在半导体基板上的存储栅氧化膜和设置在该存储栅氧化膜上由多晶硅制成的浮置栅极，该浮置栅极处在电浮置状态；该选择晶体管由串联连接到该存储晶体管上的MOS晶体管实现，并且包括设置在该半导体基板上的选择栅氧化膜和设置在该选择栅氧化膜上由多晶硅制成的选择栅；和

读电路，用于根据该非易失性存储单元的该存储状态开/关该熔丝MOS晶体管；

其中该熔丝MOS晶体管和该读电路中的至少一个配置为由MOS晶体管实现的周边电路晶体管，该周边电路晶体管包括设置在该半导体基板上的周边电路栅氧化膜和设置在该周边电路栅氧化膜上由多晶硅制成的周边电路栅，该周边电路栅的该多晶硅设置成具有比该浮置栅极的该多晶硅内的杂质浓度高的杂质浓度。

2.一种半导体装置，包括：

电压探测电路，包括分配输入电压和输出该分配的电压的分配器电阻电路、产生参考电压的参考电压产生电路、比较来自该分配器电阻电路的该分配的电压与来自该参考电压产生电路的该参考电压的比较电路；

该分配器电阻电路包括：

多个阻值调节电阻元件，串联连接；

多个熔丝MOS晶体管，用作该熔丝元件，其与该阻值调节电阻元件并联连接；

非易失性存储单元，包括存储晶体管和选择晶体管，该存储存储晶体管由MOS晶体管实现，包括设置在半导体基板上的存储栅氧化膜和设置在该存储栅氧化膜上由多晶硅制成的浮置栅极，该浮置栅极处在电浮置状态；该选择晶体管由串联连接到该存储晶体管上的MOS晶体管实现，并且包括设置在该半导体基板上的选择栅氧化膜和设置在该选择栅氧化膜上由多晶硅制成的选择栅；和

读电路，用于根据该非易失性存储单元的该存储状态开/关该熔丝MOS晶体管；

其中该熔丝MOS晶体管和该读电路中的至少一个配置为由MOS晶体管实现的周边电路晶体管，该周边电路晶体管包括设置在该半导体基板上的周边电路栅氧化膜和设置在该周边电路栅氧化膜上由多晶硅制成的周边电路栅，该周边电路栅的多晶硅设置成具有比该浮置栅极的多晶硅内的杂质浓度高的杂质浓度。

3.一种半导体装置，包括：

恒压产生电路，包括控制输入电压输出的输出驱动器、分配输出电压和输出该分配的电压的分配器电阻电路、产生参考电压的参考电压产生电路、比较来自该分配器电阻电路的分配的电压与来自该参考电压产生电路的参考电压并且根据该比较结果控制该输出驱动器操作的比较电路；

该分配器电阻电路包括

多个阻值调节电阻元件，串联连接；

多个熔丝MOS晶体管，用作该熔丝元件，其与该阻值调节电阻元件并联连接；

非易失性存储单元，包括存储晶体管和选择晶体管，该存储晶体管由MOS晶体管实现，包括设置在半导体基板上的存储栅氧化膜和设置在该存储栅氧化膜上由多晶硅制成的浮置栅极，该浮置栅极处在电浮置状态；该选择晶体管由串联连接到该存储晶体管上的MOS晶体管实现，并且包括设置在该半导体基板上的选择栅氧化膜和设置在该选择栅氧化膜上由多晶硅制成的选择栅；和

读电路，用于根据该非易失性存储单元的该存储状态开/关该熔丝MOS晶体管；

其中该熔丝MOS晶体管和该读电路中的至少一个配置为由MOS晶体管实现的周边电路晶体管，该周边电路晶体管包括设置在该半导体基板上的周边电路栅氧化膜和设置在该周边电路栅氧化膜上由多晶硅制成的周边电路栅，该周边电路栅的该多晶硅设置成具有比该浮置栅极的该多晶硅内的杂质浓度高的杂质浓度。

4.如权利要求1-3任一所述的半导体装置，

其中该选择栅的该多晶硅内的杂质浓度等于该浮置栅极的该多晶硅内的该杂质浓度。

5.如权利要求1-3任一所述的半导体装置，

其中该选择栅的该多晶硅内的杂质浓度等于该周边电路栅的该多晶硅内的该杂质浓度。

6.如权利要求1-3任一所述的半导体装置，

其中该存储栅氧化膜、该选择栅氧化膜和该周边电路栅氧化膜设置成具有相同的厚度。