[发明专利]多栅极场效应晶体管结构及其制造方法

说明书

技术领域

本发明涉及具有鳍状结构的多栅极场效应晶体管结构及其制造方法，该鳍状结构用于在其中形成该多栅极场效应晶体管结构的晶体管沟道，该鳍状结构在SOI(Silicon-On-Insulator)(绝缘体上硅)型结构的埋入绝缘体上从所述SOI型结构的至少一个有源半导体层起形成，所述方法包括以下步骤：提供SOI型基板，该SOI型基板包括至少一个有源半导体层、一埋入绝缘体和一载体基板；以及在所述绝缘体上从所述半导体层起形成鳍状结构，所述鳍状结构形成了用于多栅极场效应晶体管结构的晶体管沟道的区域。

背景技术

器件尺寸的调整(scaling)是推动集成电路制造的改进的主要因素。由于调整栅极氧化物厚度和源极/漏极结深度的限制，即使有可能，将常规平面MOSFET器件调整到32nm工艺以上也很难。因此，已经开发出了像多个栅极或多栅极场效应晶体管(MuGFET)这样的新器件结构来解决这种技术挑战。多栅极场效应晶体管是一种将一个以上栅极并入到单个器件中的MOSFET。这意味着，沟道在多个表面上被几个栅极包围，从而能够更多地抑制“截止”状态漏电流。多个栅极还能增强“导通”状态下的驱动电流。这样就获得了较低的功耗和增强的器件性能。

所谓的双栅极MOSFET使用两个栅极来控制沟道，结果获得了可以极大地抑制短沟道效应的效果。非平面双栅极MOSFET的一个具体变型例是FinFET，这种FinFET由形成在垂直Si鳍部中的受该鳍部的两个纵侧上的双栅极控制的沟道构成。该鳍部从上方观看时足够薄，从而两个栅极能够控制整个全耗尽沟道膜。因而，该鳍部的尺度决定了晶体管器件的有效沟道长度。作为非平面器件，FinFET与常规平面MOS晶体管相比更紧凑，能够实现更高的晶体管密度和更小的整体微电子技术。在符合本发明原理的另一实现中，提供三栅极MOSFET作为另一变型例。三栅极MOSFET类似于前述FinFET结构，在三栅极MOSFET上，在鳍部的顶部添加了第三栅极，来补充形成在该鳍部的两个纵侧上的两个栅极。

FinFET通常构建在SOI(绝缘体上硅)基板上，其中，鳍部是从SOI基板的顶部上的有源半导体层起形成的。由载体基板、埋入二氧化硅层以及顶部有硅制成的有源半导体层构成的SOI晶片近来已经非常成功地被用于平面和非平面CMOS器件。SOI技术的实现使得COMS器件能够不断小型化。利用SOI基板，可以实现因与按匹配性能改进功耗的载体基板隔离而造成的低寄生电容。

在从SOI基板起制备FinFET期间，利用诸如电子束微影法的光刻法对鳍部进行构图，并且进行刻蚀。该鳍部通过横向修整和清洁步骤而大体完成，这些步骤旨在适当地调整鳍部的宽度，并且保持鳍部表面光滑和无污染。然而，这导致鳍部凹进或底切(undercut)。如果使用具有二氧化硅制成的常规埋入绝缘体的SOI基板，则在鳍部的每一侧上，该凹进或底切在垂直方向上大约为15nm到20nm之间而在水平方向上大约为6nm到8nm之间。作个比较，对于32nm工艺节点，必须实现大约15nm到20nm的鳍部宽度，并且针对三栅极MuGFET结构的大约50nm到60nm的鳍部高度或针对双栅极muGFET结构的更高的鳍部高度被认为是必须的。

鳍部尺寸的两个尺度，垂直方向(鳍部高度)和横向或水平方向(鳍部宽度)在驱动电流性能、短沟道效应以及栅极感应的漏极泄漏(GIDL)方面都有巨大影响。例如，更高的鳍部提供了更高的驱动电流，而减小的鳍部宽度改进了GIDL。而且，作为第二特征，鳍部外形必须尽可能笔直且垂直，并且所有的角都被抹圆，以局部地避免高电场并且保持GIDL较低。这意味着，相对于鳍部高度和鳍部宽度，上述底切值在增大鳍部由于严重底切和削弱而脱落(fall off)的风险方面占了很高的比例。

发明内容

总之，按照半导体工业的需求来成功地控制小鳍部尺度并且能够不断缩小这些尺度的挑战性非常高。因此，本发明的目的是提供一种多栅极场效应晶体管结构及其制造方法，其中，可以近乎理想地制备该多栅极场效应晶体管结构，从而解决几个相关问题。

该目的通过一种多栅极场效应晶体管结构和制造上述类型的多栅极场效应晶体管结构的方法来解决，其中，所述绝缘体包括由介电常数比二氧化硅更高的材料制成的至少一个高k层。此处的优点在于，在形成和清洁鳍部期间，SOI型基板的半导体层下面的高k层充当比二氧化硅更好的止刻蚀层，从而获得鳍部的承座(socket)上的较低凹进和底切效果。这样就获得了所形成的鳍部的更高稳定性，并且能够通过刻蚀和清洁步骤顺利地完成鳍部。结合二氧化硅的介电常数清楚地限定了高k材料。