[发明专利]预加重装置和低压差分信号发射器

说明书

技术领域

本发明涉及数据传输领域，具体而言，涉及一种预加重装置和低压差分信号发射器。

背景技术

LVDS(Low Voltage Differential Signaling，低压差分信号)传输支持速率一般在155MbPs(大约为77MHZ)以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB(印刷电路板)线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

图1示出了一个基本的LVDS传输与接收电路。接收器是一个比较器，其绝对转换门限电平为50mV。无论是电缆还是PCB印制线对，传输线都可以设计成100欧姆的差分阻抗。

图2示出了LVDS驱动器的逻辑数据信号转换为低压差分信号的过程时序图。

当输入串行数据信号(DA)时，根据高低状态输出+3.5mA/-3.5mA电流，在LVDS接收器端的100Ω电阻上产生+/-350mV的电压摆幅。随着传输速率的提高，传输线的长度以及输出负载情况的影响，输出信号会衰减，由此造成输出摆幅的降低，从而影响了接收数据信号眼图的特性，并可能阻止正常数据的接收。

为了解决上述问题，现有技术中提供了一种预加重技术(pre_emphasis)来改善接收信号的质量，即，通过检测所传送数据信号的转变部分来生成预加重脉冲信号，然后根据预加重脉冲信号补偿数据信号的幅度。图3示出了常规预加重技术的示意图，当没有采用预加重时，可以看到接收转换的低压差分信号的前沿有明显的畸变；而当采用预加重时，接收转换的低压差分信号比较理想。

图4示出了常规预加重脉冲信号发生电路的配置的示意性电路图。参照图4，常规预加重脉冲信号发生电路利用由多个串联的反转器61构成的延迟单元60，将输入的串行数据信号(DA)延迟预定时间。将延迟的串行数据信号(DA’)与串行数据信号(DA)提供给异或门(XOR gate)70，并且生成用来指定幅度加强位置的预加重脉冲信号(PEM)。

图5示出了图4所示的预加重脉冲信号发生电路的原始信号的时序图。参照图5，在串行数据信号(DA)的、需要预加重的转变部分期间，根据输入的串行数据信号(DA)与延迟的串行数据信号(DA’)的异或运算结果，对于一个单位间隔(UI)，生成预加重脉冲信号(PEM)。

图6示出了相关技术中一种具有预加重装置的LVDS发射器的配置的方框图。参照图6，LVDS驱动器单元400用于将串行数据信号转换为LVDS电平，并且输出为LVDS输出信号。预加重装置100包含：预加重脉冲信号发生单元110，预加重电流选择单元150，以及预加重电流输出单元130。S1～S3开关控制预加重的幅度，A1～A3受产生的预加重脉冲信号控制来在特定的时刻附加预加重电流。预加重脉冲信号发生单元110利用从外部源接收的并行数据信号以及时钟信号来生成预加重脉冲信号(DPEM)，并且将所生成的预加重脉冲信号(DPEM)传送给预加重电流输出单元130。

在实现本发明过程中，发明人发现预加重电流输出单元130中的开关直接在低电压下工作，这使得该LVDS发射器在低电压工作下要求开关的尺寸很大，以减小导通电阻，而这要求预加重脉冲信号产生电路的驱动能力要很大，增加了功耗。

发明内容

本发明旨在提供一种预加重装置和低压差分信号发射器，能够解决现有技术的LVDS发射器功耗较大的问题。

在本发明的实施例中，提供了一种用于低压差分信号(LVDS)发射器的预加重装置，包括：预加重脉冲信号发生单元，其被配置成根据从外部源接收的串行数据信号生成预加重脉冲信号；以及预加重电流输出单元，其包括：旁路单元，其与LVDS驱动器并联，其包括旁路开关，被配置成响应于预加重脉冲信号而动作，当其动作时将施加于LVDS驱动器的附加电流旁路；附加电流单元其包括构成通道的场效应管，场效应管的栅极连接外部的控制信号，并被配置成响应于控制信号而导通附加电流至并联的旁路单元和LVDS驱动器。

优选地，在上述的预加重装置中，场效应管为多个且并联，每个场效应管用于提供一部分附加电流。

优选地，在上述的预加重装置中，场效应管为2个，其中的第一场效应管用于提供25％附加电流，第二场效应管用于提供50％附加电流，第一和第二场效应管一起导通时，提供75％附加电流。

优选地，在上述的预加重装置中，每个场效应管的栅极连接第一开关和第二开关，第一开关的另一端连接源极，第二开关的另一端连接偏置电流。

优选地，在上述的预加重装置中，还包括附加电流选择单元，用于产生控制信号。