[发明专利]在晶圆上制造栅极的方法无效
申请号: | 200810224595.3 | 申请日: | 2008-10-21 |
公开(公告)号: | CN101728254A | 公开(公告)日: | 2010-06-09 |
发明(设计)人: | 张海洋;陈海华;黄怡;何其旸 | 申请(专利权)人: | 中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 宋志强;麻海明 |
地址: | 100176 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶圆上 制造 栅极 方法 | ||
技术领域
本发明涉及芯片制造技术,特别涉及一种在晶圆上制造栅极的方法。
背景技术
随着半导体制造技术的飞速发展,集成电路制造工艺已经进入深亚微米时代,比如65纳米或更小,半导体器件的尺寸和隔离半导体器件的隔离结构亦随之缩小;在通过光刻胶开出的窗口对晶圆进行干法刻蚀时,窗口之间的空隙也越来越小,这给采用干法刻蚀制造晶圆上的栅极带来了困难。
图1a~图1c为现有技术采用干法刻蚀制造晶圆上的栅极过程的结构简化剖面图,具体地,
首先,如图1a,在晶圆的栅氧化层10采用化学气相沉积(CVD,ChemicalVapor deposition)方法沉积多晶硅层20作为栅极;
在这个步骤中,栅氧化层10下层为晶圆的衬底;
其次,在多晶硅层20上涂抹光刻胶层后,按照需要的掩模板图案进行曝光和显影后,得到图1b所示的结构,包括晶圆的栅氧化层10、多晶硅层20和经过显影的光刻胶层30;
在这里,可以称为图案化多晶硅层20;
再次,进行刻至终点的主刻蚀,将没有被图案覆盖的多晶硅层20刻蚀掉,得到图1c所示的结构;
在这个步骤中,为了在对多晶硅层刻蚀时保证不损伤晶圆的栅氧化层,即不使晶圆的栅氧化层形成凹陷点,使用终点检测方法。终点检测方法通过检测刻蚀速率的变化、在刻蚀中被去除的腐蚀产物类型或在刻蚀反应室中气体放电中活性反应剂的变化来确定是否停止刻蚀;
具体说明,可以使用终点检测方法中的光发射谱方式实现主刻蚀,即在刻蚀过程中,在刻蚀反应室中对被激发的原子或分子所发出的不同光进行光发射谱分析,从而检测出多晶硅层已经被刻蚀完,并进行了晶圆的栅氧化层的刻蚀,停止主刻蚀;
在进行主刻蚀中,使用的主刻蚀气体可以为氟化硅(SiF4)、氯化硅(SiCl4)或溴化硅(SiBr4)等,等到主刻蚀后将主刻蚀气体抽走。
再次,进行过刻蚀,去除主刻蚀残留物;
在这个步骤中,不需要像主刻蚀过程那样采用终点检测方法确定是否停止过刻蚀,由于剩余的残留物不是很多,可以采用设定较少时间去除刻蚀残留物。
最后,采用灰化方法和全湿法去胶方法去除经过显影的光刻胶层30,最终得到栅极。
在这个过程中,由于作为栅极的多晶硅比较难以刻蚀,所以在主刻蚀过程中需要仔细且精密。为了不损伤晶圆的栅氧化层,不造成晶圆的栅氧化层的多个凹陷点,要保证刻蚀多晶硅层的刻蚀速率比刻蚀晶圆的栅氧化层的速率要高很多,即采用高选择比的刻蚀工艺进行,这样才能在采用终点检测方法检测得到停止主刻蚀时,还没有对晶圆的栅氧化层进行过度刻蚀。当然,在进行过刻蚀中,所采用的选择比更高于主刻蚀所采用的选择比,保证对晶圆的栅氧化层不损坏。
目前,提高多晶硅层对晶圆的栅氧化层刻蚀速率的选择比,从而在主刻蚀多晶硅层不损伤晶圆的栅氧化层,可以通过更改刻蚀气体或在刻蚀反应室中减少轰击离子能量的方法来完成,其中,更改刻蚀气体,即将传统采用的氟基气体更改为能够提高选择比的SiF4、SiCl4或SiBr4,减少轰击离子能量可以避免在刻蚀时溅射掉晶圆的栅氧化层。但是,采用这种方法虽然可以提高多晶硅层对晶圆的栅氧化层刻蚀速率的选择比,但是主刻蚀过程仍然是采用终点检测方法检测到已刻蚀晶圆的栅氧化层时才停止的,所以无法避免对晶圆的栅氧化层的凹陷损伤。如图2所示,图2为晶圆栅极制造后的平面结构示意图,可以看出,图中的晶圆的栅氧化层上有很多的凹陷点,使得最终得到的有源区域(AA,Active area)存在很多凹陷点,造成AA的断路,使得最终得到的集成电路的性能降低,从而导致可靠性问题和器件失效。
发明内容
有鉴于此,本发明提供一种在晶圆上制造栅极的方法,该方法能够保证在制造栅极过程中,避免对晶圆栅氧化层的损伤。
为达到上述目的,本发明实施例的技术方案具体是这样实现的:
一种在晶圆上制造栅极的方法,其特征在于,在晶圆的栅氧化层上沉积作为栅极的多晶硅层之前,沉积掺杂的多晶硅层,该方法还包括:
图案化多晶硅层后,采用终点检测方法主刻蚀多晶硅层,去除没有被图案覆盖的多晶硅层;
对掺杂的多晶硅层进行过刻蚀,去除没有被图案覆盖的掺杂多晶硅层,得到栅极。
所述对掺杂的多晶硅层进行过刻蚀时,还去除主刻蚀的残留物。
所述掺杂的多晶硅层厚度为沉积的多晶硅层厚度的百分之五到百分之十五。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810224595.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:分段模铸电感的制造方法
- 下一篇:用于等离子显示装置的前基板及其制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造