[发明专利]具有双镶嵌结构的半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种具有双镶嵌结构的 半导体器件及其形成方法。

背景技术

随着集成电路的制作向超大规模集成电路(ULSI)发展，内部的电 路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足 够的面积来制作所需的互连线(Interconnect)。因此，为了配合元件缩 小后所增加的互连线需求，两层以上的多层金属互连线的设计，成为超 大规模集成电路技术所必须采用的方法。其中，进入0.18微米工艺技术后， 常采用铜和低介电常数(低k值，low dielectric constant)介质层的双镶嵌结 构，其可以减小金属电阻及芯片的互连延迟，已成为高集成度、高速逻 辑集成电路芯片制造的最佳方案。

双镶嵌结构通过在层间介质层内刻蚀形成通孔和沟槽，填充入导电 材料，并利用化学机械研磨方法去除额外的导电材料，实现既能为每一 金属层产生通孔又能产生引线。

下面简单介绍一种常用的双镶嵌结构的形成方法，图1至6为说明现 有的双镶嵌结构形成方法的器件剖面示意图。图1为现有的双镶嵌结构形 成方法中形成通孔图形后的器件剖面示意图，如图1所示，先在要形成双 镶嵌结构的衬底101上沉积一层刻蚀停止层102，再在该刻蚀停止层102上 沉积第一介质层103。接着，在第一介质层103上涂布光刻胶进行图形化 处理，形成通孔图形105。

其中，刻蚀停止层102用于确保后面刻蚀形成通孔时对第一介质层 103的刻蚀能较为均匀一致，且不损伤下层结构。在65nm或90nm工艺结 点中，该刻蚀停止层102通常为含氮的碳化硅(NDC)材料。

另外，对于高集成度、高速器件，为降低寄生电容，第一介质层103 必须选择低k值的介质层，如利用化学气相沉积方法形成的掺氟的氧化硅 (FSG)。

图2为现有的双镶嵌结构形成方法中形成通孔开口后的器件剖面示 意图，如图2所示，以光刻胶为掩膜对介质层103进行刻蚀形，在第一 介质层103内形成了通孔开口105。由于下层的刻蚀停止层102的刻蚀 速率要远小于第一介质层103的刻蚀速率，本步刻蚀会停止于刻蚀停止 层102内。

图3为现有的双镶嵌结构形成方法中形成沟槽图形后的器件剖面示 意图，如图3所示，形成通孔开口后，在第一介质层103上及通孔开口 105内覆盖了第二介质层106。接着，再利用光刻技术在第二介质层106 上定义出沟槽图形107。

图4为现有的双镶嵌结构形成方法中形成沟槽后的器件剖面示意图， 如图4所示，刻蚀未被光刻胶保护的第二介质层106及部分第一介质层 103，形成与至少一个通孔开口相连的沟槽108。

图5为现有的双镶嵌结构形成方法中形成双镶嵌开口后的器件剖面 示意图，如图5所示，去除通孔开口105内及第一介质层103表面的第二介 质层106，形成由通孔开口105及沟槽108组成的双镶嵌开口。

图6为现有的双镶嵌结构形成方法中形成双镶嵌结构后的器件剖面 示意图，如图6所示，将通孔开口105底部的刻蚀停止层102去除，在通孔 和沟槽内填充铜金属109，形成双镶嵌结构。

然而，当工艺结点进入45nm以后，对双镶嵌结构的k值要求更高，希 望能达到2.2以下。上述现有的双镶嵌结构中采用的刻蚀停止层NDC的k 值较高，约为4.6，使得整个双镶嵌结构的k值难以满足该低k值要求。

于2004年11月10日公开的公开号为CN1545726的中国专利申请 公开了一种低k技术中的铜通孔的形成方法，该方法通过改变位于通孔 的粘附层的结构来增强通孔和铜层之间的粘附力，解决其在热处理后出 现的开路问题。但该方法并不能解决上述现有双镶嵌结构中k值较高， 不能满足45nm及以下工艺结点要求的问题。

发明内容

本发明提供一种具有双镶嵌结构的半导体器件及其形成方法，以改 善现有45nm及以下工艺结点的半导体器件中k值较高的现象。

为达到上述目的，本发明提供的一种具有双镶嵌结构的半导体器件 的形成方法，包括步骤：

提供表面具有导电结构的衬底；

在所述衬底上形成第一介质层；

在所述第一介质层上形成通孔图形；

以所述通孔图形为掩膜进行第一刻蚀，以在所述第一介质层内形成 通孔开口；