[发明专利]浅沟槽隔离区的形成方法及NMOS晶体管的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离区的形 成方法及一种NMOS晶体管的制造方法。

背景技术

在半导体制造技术中，为了使在半导体衬底上制造的不同的半导体 器件之间电绝缘，通常在半导体衬底上的不同的半导体器件之间形成浅 沟槽隔离区(STI)。STI的形成方法通常包括：首先在半导体衬底上刻 蚀沟槽，在沟槽内填充绝缘介质，直到沟槽内填充满，然后进行快速热 处理(RTP)使绝缘介质层更致密，使沟槽内的绝缘介质内的应力均匀 分布；接着进行平坦化，去除半导体衬底上的绝缘介质和沟槽顶部的绝 缘介质，直到露出半导体衬底，使半导体衬底和沟槽顶部处于同一平面， 从而形成STI。

例如在公开日为：2007年6月13日，公告号为：CN1979798，名 称为：实现STI的工艺方法的中国专利申请中，公开了一种实现STI的 工艺方法。如图3所示，采用现有的STI工艺，至少包括以下步骤： 浅沟槽10刻蚀、高密度等离子体膜20淀积、CMP研磨；其中，在高 密度等离子体膜淀积之后，追加成长一层平坦化的膜层30，然后再进行 热处理，进行热处理后再实施CMP研磨。

然而随着半导体制造技术中，半导体器件的尺寸逐渐减小，栅极的 临界尺寸逐渐减小，栅极变得越来越短越来越窄，栅极下半导体衬底中 源极区和漏极区之间的导电沟道也变得越来越短和越来越窄，然而在对 利用上述方法制造的半导体器件的测试中发现随着器件尺寸的缩小，从 MOS器件的漏极区流向半导体衬底的漏电流逐渐增大，图1和图2为 对采用现有技术制造的NMOS器件进行测试的实验数据，图1中横坐 标为导电沟道长度方向的有源区(AA)总宽度，纵坐标为NMOS器件 的漏极区流向基体的漏电流，曲线720为利用现有技术的方法制造的 NMOS器件。图2中横坐标为导电沟道宽度方向的有源区(AA)总宽 度，纵坐标为NMOS器件的漏极区流向半导体衬底的漏电流，曲线820 为利用现有技术的方法制造的NMOS器件。通过测试发现采用现有技 术制造的NMOS器件的漏极区流向半导体衬底的漏电流很大，尤其在 导电沟道长度小于0.06um，导电沟道宽度小于0.5um的NMOS器件中 更为明显，所述漏电流使得MOS器件的性能变差。

发明内容

为了解决上述问题，本发明提供了一种浅沟槽隔离区的形成方法， 减小了MOS器件源极区或漏极区流向半导体衬底的漏电流，提高了半 导体器件的性能。

本发明的一种浅沟槽隔离区的形成方法，包括步骤：提供半导体衬 底；对半导体衬底刻蚀形成沟槽；在沟槽内填充绝缘物质；进行退火， 退火温度小于1000度；进行平坦化，露出半导体衬底。

可选的，退火温度为0度至500度。

可选的，在沟槽内填充绝缘物质步骤包括：形成覆盖沟槽侧壁和底 面的沟槽衬垫氧化物层；淀积填充氧化物层，直到沟槽被填充氧化物层 覆盖。

可选的，所述淀积填充氧化物层利用低压化学气相淀积。

相应的本发明还提供了一种NMOS晶体管的制造方法，包括步骤：

提供半导体衬底；

对半导体衬底刻蚀形成沟槽；

在沟槽内填充绝缘物质；

在1000度以下进行退火；

进行平坦化，露出半导体衬底，

在半导体衬底上形成栅极，在栅极两侧的半导体衬底中形成源极区 和漏极区。

可选的，栅极的宽度小于或等于65nm。

可选的，退火温度为0度至500度。

可选的，在沟槽内填充绝缘物质步骤包括：形成覆盖沟槽侧壁和底 面的沟槽衬垫氧化物层；淀积填充氧化物层，直到沟槽被填充氧化物层 覆盖。

可选的，所述淀积填充氧化物层利用低压化学气相淀积。

上述技术方案的优点是：

上述一个技术方案在沟槽内填充绝缘介质步骤后的退火步骤中，调 整退火的温度，从而减小沟槽内的绝缘介质对沟槽侧壁的压应力，从而 减小了从漏极区流向半导体衬底的漏电流，因此提高了半导体器件的性 能。

附图说明

图1至图2为利用现有方法制造的NMOS晶体管的试验数据图。

图3为现有技术中一种STI的形成方法；

图4为本发明的浅沟槽隔离区的形成方法实施例的流程图；

图5至图7为本发明的浅沟槽隔离区的形成方法实施例的示意图；