[发明专利]轻掺杂漏极的形成方法和半导体器件

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种轻掺杂漏极的形成方法和半导体器件。

背景技术

半导体器件例如NMOS晶体管工作时，栅极接小幅的正向电压，栅氧化层下的P阱内空穴被排斥，紧贴栅氧化层的区域就会形成一层耗尽层；当栅极上的正向电压继续升高超过一个特定值(阀值电压)后，栅极与衬底间的电场强大到可以从别的地方吸引大量的电子，这一区域就会形成一层反型层，由于反型层有大量与源极和漏极相同的载流子(电子)，因此形成了一条连接源极和漏极的导电通道，于是NMOS晶体管就导通。

随着半导体器件特征尺寸的减小，特别是对于90nm以下的半导体器件，工作电压并未随特征尺寸的减小而相应的降低，于是，栅极与衬底间的电场强度增大，导致电子运动速率的增加，当电场强度增加到一定程度，使电子的能量足够高时，就会离开衬底，隧穿进入栅氧化层中，被栅氧化层中的晶格缺陷所俘获，这种现象就是热载流子效应。同样，PMOS晶体管也会产生热载流子效应，只是PMOS晶体管中的热载流子是空穴。

热载流子效应会增加NMOS晶体管的阈值电压，减小PMOS晶体管的阈值电压，使半导体器件的性能退化，并影响长期运行的可靠性。为解决这一问题，业界提出了很多办法。

例如公开号为CN101261958A的中国专利申请提供了一种互补性金属氧化物半导体场效应晶体管的制造方法，该方法包括如下步骤：a.提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域，核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅氧化层和位于栅氧化层上的栅极；b.进行再氧化栅氧化层及栅极的步骤，在栅氧化层以及栅极的侧壁形成栅氧化壁；c.掩模核心器件区域，在输入/输出器件源漏低掺杂区进行离子注入；d.对输入/输出器件源漏低掺杂区进行退火氧化步骤，在栅氧化壁的侧壁生成侧墙，采用的温度条件是650℃～850℃，生长时间为10min～150min。

上述方法中，退火氧化步骤在栅氧化壁的侧壁生成侧墙(或称为Offsetspacer)，所述Offset spacer在90nm及其以下半导体器件制造工艺中，通常用于离子注入形成轻掺杂漏极(Lightly Doped Drain，LDD)时的遮挡物，以减小核心器件源/漏极与栅极之间交迭区(overlap)，降低交迭电容、提高器件速度。但是，对于输入/输出器件而言，所述交迭区不够的话，热载流子会更接近栅极，更容易产生热载流子效应，导致饱和电流等参数的退化，影响半导体器件的性能和可靠性。

发明内容

本发明解决的问题是提供一种轻掺杂漏极的形成方法，能够避免输入/输出器件的热载流子效应。

本发明解决的另一问题是提供一种半导体器件，制作过程中采用上述轻掺杂漏极的形成方法，能够避免输入/输出器件的热载流子效应。

为解决上述问题，本发明提供一种轻掺杂漏极的形成方法，包括：

提供半导体衬底，所述半导体衬底包括核心器件区域和输入/输出器件区域，所述核心器件区域和输入/输出器件区域上具有栅介质层和位于栅介质层上的栅极，所述栅极的侧壁外具有第一侧墙；

在所述半导体衬底上形成掩膜层，以将所述核心器件区域覆盖，并露出所述输入/输出器件区域；

去除所述输入/输出器件区域上的栅极的侧壁外的第一侧墙；

去除所述覆盖核心器件区域的掩膜层；

采用离子注入法分别在所述核心器件区域和输入/输出器件区域中形成轻掺杂漏极，其中，所述核心器件区域上栅极的侧壁外的第一侧墙阻挡离子注入其下面的区域。

可选的，所述去除输入/输出器件区域上的栅极的侧壁外的第一侧墙采用湿法清洗。

所述湿法清洗可以采用酸洗法。

可选的，所述第一侧墙为氮化硅，则采用磷酸湿洗去除所述输入/输出器件区域上的栅极的侧壁外的第一侧墙。

第一侧墙采用化学淀积法形成，其包括氮化硅、氧化硅中的一种或它们的组合。

可选的，所述掩膜层为光刻胶层。

所述采用离子注入法在所述核心器件区域和输入/输出器件区域中分别形成轻掺杂漏极之后，还可以包括进行退火处理。

可选的，所述退火处理在形成核心器件区域的轻掺杂漏极和形成输入/输出器件区域的轻掺杂漏极之后分别各自进行，或者，所述退火处理在所述核心器件区域和输入/输出器件区域均形成轻掺杂漏极后统一进行。

相应地，本发明还提供一种半导体器件，包括：

半导体衬底，所述半导体衬底包括核心器件和输入/输出器件；