[发明专利]可嵌入式光耦合器阵列及在制备混合集成电路中的应用

说明书

技术领域

本发明涉及一种光电耦合器、混合集成电路技术，特别涉及一种可嵌入式光耦合器阵列及在制备混合集成电路中的应用。

背景技术

光耦合器(optical coupler)亦称光电耦合器，一般由三部分组成：光的发射、光的接收及信号放大，通常把发光器(红外线发光二极管LED)与受光器(光敏半导体管)封装在同一管壳内。输入的电信号驱动发光二极管(LED)，使之发出一定波长的光，被光探测器接收而产生光电流，再经过进一步放大后输出，完成电—光—电的转换，起到输入、输出间的隔离作用。目前的光耦合器多以DIP(双列直插式)封装的单路和双路为主，尚没有多路的光电耦合器阵列，另外将单路多路光耦合器阵列直接集成到集成电路管壳中，目前还没有这方面的报道。

发明内容

为了解决光耦合器在混合集成电路中的集成问题，特别是系统集成中多路大数量光耦合器的集成技术，本发明提供了一种可嵌入式光耦合器阵列及在制备混合集成电路中的应用。

为达到以上目的，本发明是采取如下技术方案予以实现的：

一种可嵌入式光耦合器阵列，包括分别设置在上、下基板相对面的发光芯片和光敏芯片组成的光耦，光耦周围用支架框隔离，构成光耦合器单元，其特征在于，所述光耦合器单元至少有四个，并沿平面纵横布置构成矩形阵列；相邻光耦合器单元间共用一个支架框隔离；下基板为单独的基板或为集成电路基板的一部分。

上述方案中，所述支架框与下基板连为一体，即在下基板制成带深腔的基板，光敏芯片设置在腔体底面。

前述可嵌入式光耦合器阵列在制备混合集成电路中的应用，包括下述步骤：

(1)以单独的平面基板或集成电路基板的一部分作为下基板，其上面装贴至少四个光敏芯片，并沿平面纵横排列构成矩形阵列；

(2)制作一个空腔数量与光敏芯片数量一样多的支架框将每个光敏芯片周围隔离，相邻光敏芯片间共用一个支架框隔离；

(3)制作一个可覆盖支架框的上基板，其下面装贴至少四个发光芯片，使每个发光芯片都与下基板相应的光敏芯片相对，并将支架框空腔覆盖，使上、下基板相对面的发光芯片和光敏芯片组成光耦，并处于支架框构成的腔体内。

上述方法中，所述支架框采用陶瓷厚膜基板材料切割加工而成，或采用金属材料(如可伐)板，进行切割加工形成阵列框架，再进行表面绝缘处理。所述支架框与下基板也可连为一体，即采用多层陶瓷基板直接制成带深腔的基板，光敏芯片设置在腔体底面。所述上基板采用厚膜基片，双面印刷导带，正反面经过通孔互连。

本发明的特点是采用混合集成电路技术，发光管和光敏管直接利用裸芯片制作，并以集成电路基板的一部分作为下基板，将多路光耦合器阵列嵌入到集成电路封装管壳中，实现了多路信号的电气隔离，提高了混合集成电路的抗干扰能力。

本发明可适用于光直接耦合的任何型号的光耦，如低速线性光耦(如OC302)、高速开关光耦(如OC5601)等，其技术指标正向压降V_F、正向电流I_F、集电极-发射极反向击穿电压V_(BR)CEO，与标准DIP封装的光耦是相同的。

附图说明

图1是光耦合器单元结构示意图。

图2是本发明可嵌入式光耦合阵列结构图。其中，图2a为分解图；图2b为封装图。

图3是本发明一个4×10路可嵌入式光耦合阵列的分解结构图。

图4是本发明一个2×3路光耦合器阵列嵌入到集成控制电路LHB389中的封装结构示意图。

图5是图4的俯视图。

图6是图4的光耦合阵列部分的立体剖图，示意了上基板的通孔，上基板与下基板用键合丝的互连。

图1到图6中：1-上基板，2-支架框，3-下基板，4-发光芯片，5-光敏芯片，6-键合丝，7-集成电路基板，8-管壳底座，9-光耦合器阵列，10-封装盖板，11-引出脚，12-上下基板键合丝，13-上基板中的通孔，14-导带。

具体实施方式

以下结合附图及实施例对本发明做进一步的详细说明。

如图1所示，光耦合器单元采用独立腔体三层结构，作为发光管和接收管的发光芯片和光敏芯片4、5上下面对面分别贴于上下基板1、3内构成光耦，发光芯片和光敏芯片4、5分别用键合丝6与上、下基板连接，周围用支架框2隔离。