[发明专利]薄膜晶体管液晶显示器阵列基板的制造方法

权利要求书

1.一种薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，包括：

步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形；

步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；

步骤3、在完成步骤2的基板上沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极；

步骤4、在完成步骤3的基板上，利用等离子体固化光刻胶，沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。

2.根据权利要求1所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤2包括：

步骤21、在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体层和掺杂半导体层；

步骤22、在完成步骤21的基板上，采用磁控溅射或热蒸发的方法沉积源漏金属薄膜；

步骤23、在完成步骤22的基板上涂覆一层光刻胶；

步骤24、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶部分去除区域和光刻胶完全保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶部分去除区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶部分去除区域的光刻胶厚度变薄，光刻胶完全去除区域的光刻胶被完全去除， 暴露出该区域的源漏金属薄膜；

步骤25、采用湿法刻蚀工艺进行第一次刻蚀，依次刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体层和半导体层，形成数据线、源电极和漏电极图形；

步骤26、采用灰化工艺，完全去除光刻胶部分去除区域的光刻胶，暴露出该区域的源漏金属薄膜；

步骤27、采用干法刻蚀工艺进行第二次刻蚀，完全刻蚀掉光刻胶部分去除区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，使该区域露出半导体层，形成TFT沟道区域图形；

步骤28、剥离剩余的光刻胶。

3.根据权利要求1所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤3包括：

步骤31、在完成步骤2的基板上，采用等离子体增强化学气相沉积方法沉积钝化层；

步骤32、在完成步骤31的基板上涂覆一层光刻胶；

步骤33、采用普通掩模板通过曝光、显影和干法刻蚀工艺，在像素区域内形成钝化层凹坑，钝化层凹坑内的钝化层被完全刻蚀掉，且钝化层凹坑中暴露出部分漏电极。

4.根据权利要求1所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤4包括：

步骤41、利用等离子体固化光刻胶；

步骤42、采用磁控溅射或热蒸发的方法沉积一层透明导电薄膜；

步骤43、利用带膜剥离工艺去除光刻胶和覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。

5.根据权利要求4所述的薄膜晶体管液晶显示器阵列基板的制造方法， 其特征在于，所述步骤41具体为：采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化，提高后续透明导电薄膜溅射工艺的稳定性和减少光刻胶对透明导电薄膜的污染。

6.根据权利要求5所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化具体为：采用平行平板式等离子体放电设备，气体压力为5Pa～40Pa，等离子体放电功率为150W～250W，上下极板间距为50-70mm，固化时间为25分钟～35分钟，通过等离子体放电对光刻胶进行固化处理。

7.根据权利要求6所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述气体压力为30Pa，等离子体放电功率为200W，间距为60mm，固化时间为30分钟。