[发明专利]适用于双极晶体管的选择性隐埋集电区结构的制备方法

说明书

技术领域

本发明属于半导体器件及其制备技术领域，特别涉及无需高能离子注入设 备、在常规设备及工艺条件下即可实现的一种适用于双极晶体管的选择性隐埋集 电区结构的制备方法。

背景技术

平面Si双极晶体管是构建模拟集成电路的传统器件。但由于硅材料在速度 上的先天劣势，历史上高频高速应用领域一直由GaAs等III-V族化合物半导体 器件主宰。窄禁带SiGe合金作为基区材料引入Si双极晶体管得到的SiGe异质 结双极晶体管，在高频性能上有了很大的提高，同时还保持了Si基技术成本较 低的优势，因此已经广泛应用于射频微波集成电路领域，并部分替代了GaAs等 化合物半导体器件。

无论平面Si双极晶体管还是平面SiGe异质结双极晶体管大都采用在重掺杂 衬底或埋层上面生长轻掺杂外延层作为器件的集电区的方案。除了要满足给定的 击穿电压要求以外，集电区外延层的掺杂浓度对于器件高频性能的影响存在着一 定的矛盾关系。一方面，提高集电区外延层杂质浓度可以提高器件的、尤其是高 电流密度下的截止频率f_T，而另一方面，过高的集电区外延层杂质浓度则会导致 集电极-基极电容C_BC急剧增大，反过来有可能降低器件的最高震荡频率f_max。这 一点可以用以下f_max与f_T、基极电阻R_B和集电极-基极电容C_BC之间的简化关系式 来解释。

fmax=fT8πRBCBC]]>

为此，当前高性能的Si双极晶体管和SiGe异质结双极晶体管工艺已普遍采 用了所谓的选择性注入集电区(SIC)技术如在文献：[1]Integration of selectively implanted collector(SIC)of SiGe：C HBT for optimised performance and manufacturability.F.K.Chai，J.Kirchgessner，R. Cross，D.Hammock，C.Lesher，D.Morgan，H.Rueda，Jin Tang，Guofu Niu，S. Stewart，J.John，S.Wipfand，B.Brown.Proceedings of the Bipolar/BiCMOS Circuits and Technology Meeting，28-30 Sept.2003 Page(s)：115-118； [2]Optimization of fT，BVCEO and βwith selectively implanted collectors in BiCMOS technology.M.G.Guvench.Proceedings of the Twelfth Biennial University/Government/Industry Microelectronics Symposium，20-23 July 1997 Page(s)：118-122；[3]Selectively-Implanted Collector Profile Optimisation for High-Speed Vertical Bipolar Transistors.M.S.Peter， G.A.M.Hurkx，C.E.Timmering.Proceeding of the 27th European Solid-State Device Research Conference，22-24 September 1997 Page(s)：308-311中，即 通过光刻掩蔽离子注入的方法提高发射区窗口下面的局部集电区外延层中的杂 质浓度，在提高f_T的同时仍能将总体的集电极-基极电容C_BC保持在较低的数值， 从而达到综合优化f_T和f_max等高频性能指标的目的。但是，选择性注入集电区SIC 技术的问题在于所需的离子注入往往较深，相应地要求离子注入的能量较高，尤 其是对于需要厚外延层的击穿电压较高的双极晶体管或异质结双极晶体管，要想 实现满足要求的SIC杂质分布，超高能量的离子注入设备是必需的。可见，为了 能够突破工艺设备条件的限制，尽量降低对于昂贵设备及工艺的依赖度，双极晶 体管或异质结双极晶体管的集电区杂质分布的优化方案及其实现方法还需改进 或革新。基于此，我们提出了以下的技术发明。