[发明专利]具消耗性金属基核心载体的半导体芯片制造组装方法

说明书

技术领域：

本发明涉及一种具消耗性金属基核心载体的半导体芯片制造组装方法，尤指一种在一具有金属基核心载体(Metal-Based Core Carrier)的增层载板(Build-Up Layers)上组装集成电路(Integrated Circuit，IC)芯片的方法。

背景技术：

由于集成电路功能的增进，加上信号完整性(Signal Integrity)及规格小型化(Smaller Form-Factor)等需求，致使范围广泛地进化封装革新，包括覆晶(Flip Chip，FC)及芯片尺寸封装(Chip-Scale Packaging，CSP)。该些技术是利用高密度互连(HighDensity Interconnect，HDI)载板，有效地分配IC至板面的输出入信号，使得芯片能够在一极其局限的空间内进行封装，利用该高密度互连载板不仅能缩减封装组件的封装面积(Foot Print)，同时也可增进信号完整性，例如减少噪音、降低电子干扰辐射及减少能量衰减等。在一些已经发展可提供高密度互连的新制程中，其使用最为广泛的是为一逐次增层(Sequential Build Up，SBU)载板的制程。

传统的增层载板是由二个显著组件所组成，包含一增层载板及一核心载板(CoreCarrier substrate)，其制程基本上是以传统的核心载板开始，例如传统印刷电路板(Printed Circuit Board，PCB)。就该增层载板的制作而言，该核心载板是作为载体之用，用以提供主要的机械性支撑(Mechanical Support)。而该增层载板则由一介电层(Dielectric Layers)及一线路层(Wiring Layers)所组成，并各别逐次堆栈于该核心载板的两个表面上。该线路层包含复数个电路图案，可提供各种线路功能。利用镭射形成或光定义所制成的导电盲孔(Conductive Vias)连接各层载板，使增层载板的前后两侧互连，而核心中的盲孔通常由机械钻孔或打孔而成，并使用一般PCB技术蚀刻基底电路(BaseCircuitry)。

请参见图1所示，其为一传统增层载板主要部分的剖面示意图，于其中，各增层载板配置在核心载板的两侧。如图所示：一增层载板110包含一通常以玻璃环氧树脂(Glass-Epoxy Resin)制成的核心载板120、一配置于该核心载板120第一表面120a的第一增层载板130、一配置于核心载板120第二表面120b的第二增层载板150、以及复数个延伸穿越该核心载板120第一表面120a与其第二表面120b的通孔121，其中，每一通孔121中皆装设一电镀导电体122(Plated Conductor)，并填充一树脂123。

该第一增层载板130包含一第一线路层131、一第一介电层132(DielectricLayer)、复数个第一层级盲孔133、一第二线路层134、一第二介电层135、复数个第二层级盲孔136、一第三线路层137、一防焊层(Solder Resist Layer)138、复数个开口139及复数个导电垫140，其中，该第一线路层131配置于该核心载板120的第一表面120a，且该第一线路层131有部分连接至该电镀导电体122的第一端；该第一介电层132由环氧树脂制成，并涂布于该核心载板120的第一表面120a，且在第一方向覆盖该第一线路层131及填充物树脂123；复数个第一层级盲孔133在该第一介电层132上形成，且底部显露该第一线路层131；该第二线路层134配置在该第一介电层132上，且该第二线路层134的一部分延伸进入该第一层级盲孔133，并在第一方向接触该第一线路层131；该第二介电层135涂布于该第一介电层132上，并覆盖该第二线路层134；复数个第二层级盲孔136在该第二介电层135上形成，且底部显露该第二线路层134；同样地，该第三线路层137配置于该第二介电层135上，且该第三线路层137的一部分延伸进入该第二层级盲孔136，并在第一方向接触该第二线路层134；该防焊层138涂布于该第二介电层135上，并在第一方向覆盖该第三线路层137；复数个开口139于该防焊层138上形成，且底部显露该第三线路层137；复数个导电垫140置放于该第三线路层137上的开口139。藉此，由该第一、二、三线路层131、134、137、该第一、二介电层132、135、该防焊层138及复数个导电垫140构成该第一增层载板130。