[发明专利]铜核层多层封装基板的制作方法有效
申请号: | 200810305415.4 | 申请日: | 2008-11-07 |
公开(公告)号: | CN101436551A | 公开(公告)日: | 2009-05-20 |
发明(设计)人: | 林文强;王家忠;陈振重 | 申请(专利权)人: | 钰桥半导体股份有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H05K3/46 |
代理公司: | 长沙正奇专利事务所有限责任公司 | 代理人: | 何 为 |
地址: | 中国台湾台北*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 铜核层 多层 封装 制作方法 | ||
技术领域:
本发明涉及一种铜核层多层封装基板的制作方法,尤指一种以铜核基板为基础,开始制作单面、多层封装基板的制作方法,于其中,该多层封装基板的结构包括一具高刚性支撑的铜板,且此铜板的一面具球侧图案阻障层与增层线路,另一面则无任何图案。
背景技术:
在一般多层封装基板的制作上,其制作方式通常是由核心基板开始,经过钻孔、电镀金属、塞孔及双面线路制作等方式,完成双面结构的内层核心板,之后再经由线路增层制程完成多层封装基板。如图23所示,其为一有核层封装基板的剖面示意图。首先,准备核心基板60,其中,该核心基板60由具预定厚度的芯层601及形成于此芯层601表面的线路层602所构成,且该芯层601中形成有数个电镀导通孔603,可藉以连接该芯层601表面的线路层602。
接着如图24~图27所示,对该核心基板60实施线路增层制程。首先,是于该核心基板60表面形成第一介电层61,且该第一介电层61表面形成有数个第一开口62,以露出该线路层602;之后,以无电电镀与电镀等方式于该第一介电层61外露的表面形成晶种层63,并于该晶种层63上形成图案化阻层64,且其图案化阻层64中并有数个第二开口65,以露出部份欲形成图案化线路的晶种层63;接着,利用电镀方式于该第二开口65中形成第一图案化线路层66及数个导电盲孔67,并使其第一图案化线路层66得以透过该数个导电盲孔67与该核心基板60的线路层602做电性导通,然后再进行移除该图案化阻层64与蚀刻,待完成后形成第一线路增层结构6a。同样地,该法可于该第一线路增层结构6a的最外层表面再运用相同的方式形成具有第二介电层68及第二图案化线路层69的第二线路增层结构6b,以逐步增层方式形成多层封装基板。然而,此种制作方法有布线密度低、层数多及流程复杂等缺点。
另外,亦有利用厚铜金属板当核心材料的方法,可于经过蚀刻及塞孔等方式完成一内层核心板后,再经由线路增层制程以完成多层封装基板。如图28~图30所示,其为另一有核层封装基板的剖面示意图。首先,准备核心基板70,该核心基板70为由一具预定厚度的金属层利用蚀刻与树脂塞孔701以及钻孔与电镀通孔702等方式形成的单层铜核心基板70;之后,利用上述线路增层方式,于该核心基板70表面形成第一介电层71及第一图案 化线路层72,藉此构成第一线路增层结构7a。该法亦与上述方法相同,可再利用一次线路增层方式于该第一线路增层结构7a的最外层表面形成第二介电层73及第二图案化线路层74,藉此构成第二线路增层结构7b,以逐步增层方式形成多层封装基板。然而,此种制作方法不仅其铜核心基板制作不易,且亦与上述方法相同,具有布线密度低及流程复杂等缺点。故,一般无法符合使用者于实际使用时所需。
发明内容:
本发明所要解决的技术问题是:针对上述现有技术的不足,提供一种铜核层多层封装基板的制作方法,所制造的多层封装基板,可依实际需求形成具铜核基板支撑的铜核层多层封装基板,不仅可制作出超薄的封装结构,并且亦可有效改善超薄核层基板板弯翘问题,简化传统增层线路板制作流程及降低成品板厚。
本发明的次要目的在于,从铜核基板为基础,开始制作的单面、多层封装基板,其结构包括一具高刚性支撑的铜板,且此铜板的一面具球侧图案阻障层与增层线路,另一面则无任何图案,于其中,各增层线路及置晶侧与球侧连接方式是以数个电镀盲、埋孔所导通。
本发明的另一目的在于,具有高密度增层线路以提供电子组件相连时所需的绕线,同时,并以铜板提供足够的刚性使封装制程可更为简易。
为了解决上述技术问题,本发明所采用的技术方案是:一种铜核层多层封装基板的制作方法,至少包含下列步骤:
(A)提供铜核基板;
(B)分别于该铜核基板的第一面上形成第一阻层,以及于该铜核基板的第二面上形成完全覆盖状的第二阻层,于其中,该第一阻层上形成数个第一开口,并显露其下该铜核基板的第一面;
(C)于数个第一开口中形成数金属层,以形成球侧电性接垫;
(D)移除该第一阻层及该第二阻层;
(E)于该铜核基板的第一面上形成第一介电层及第一金属层;
(F)于该第一金属层及该第一介电层上形成数个第二开口,并显露其下的球侧电性接垫;
(G)于数个第二开口中以及该球侧电性接垫与该第一金属层上形成第二金属层;
(H)分别于该第二金属层上形成第三阻层,以及于该铜核基板的第二面上形成完全覆盖状的第四阻层,于其中,该第三阻层上形成数个第三开口,并显露其下的第二金属层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于钰桥半导体股份有限公司,未经钰桥半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810305415.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:熔铅感应体
- 下一篇:一种核苷酸突变位点的检测方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造