[实用新型]抑制杂讯干扰装置

说明书

技术领域

本实用新型是有关于一种抑制杂讯干扰装置，且特别是有关于一种可以保证输出信号品质与减少电磁干扰的抑制杂讯干扰装置。

背景技术

近年来，由于印刷电路板不断进步，使得电子产品的应用日益广泛，需求日益增加，各种电子产品的电路设计越来越复杂。印刷电路板(Printed circuitboard，以下简称PCB)几乎会出现在每一种电子设备当中。设备中几乎所有的电子元件都是镶在大小各异的PCB上。除了固定各种小元件外，PCB的主要功能是提供其上各项元件的相互电气连接。

但是，在PCB上的各元件工作时会产生电磁波，而产生电磁干扰(Electromagnetic Interference，以下简称EMI)现象。随着电子设备，如伺服器或电脑系统，越来越复杂，需要的元件越来越多，PCB上的线路与元件也越来越密集，电磁干扰愈加不容忽视。

就目前在伺服器系统设计中，为了增加其运算能力，所需的时脉(Clock)信号越来越多，且时脉信号的频率也越来越高。另外，伺服器系统对时脉信号要求也越来越高，而时脉信号主要依赖时脉芯片发出信号的稳定性。然而，若是伺服器系统所产生的EMI较高，则会降低产品的品质，使产品降级，造成经济上的损失，因此，时脉信号的稳定性在印刷电路板设计上就更加重要。

发明内容

本实用新型提供一种可抑制杂讯干扰装置，藉此可以保证输出信号的稳定性，也可以有效抑制电磁干扰(Electromagnetic Interference，EMI)的问题。

本实用新型提出一种可抑制杂讯干扰装置，其包括基板、芯片、电感、第一电容与多个第二电容。基板具有第一层面与第二层面，其中此基板的第一层面铺上一接地面，而此基板的第二层面铺上一电源面。芯片配置于基板的第一层面，并具有多个电源接脚。电感配置于基板的第二层面，且电感的第一端用以接收一外部电源，而电感的第二端耦接至上述电源接脚。第一电容配置基板的第二层面，且第一电容的第一端耦接至电感的第二端，而第一电容的第二端透过基板的一孔洞与接地面电性连接。第二电容配置于基板的第二层面，且第二电容的第一端耦接至电感的第二端，而第二电容的第二端透过基板的多个第二孔洞与接地面电性连接。

在本实用新型的一实施例中，上述第一电容的电容值为10微法拉(uF)。上述第二电容的电容值为0.1微法拉(uF)。此外，上述电感为一磁珠(Bead)电感，且上述基板为一双层印刷电路板(Printed Circuit Board，PCB)。

在本实用新型的一实施例中，上述抑制杂讯干扰装置应用于一伺服器中，且上述芯片用以产生高速的时脉信号。

在本实用新型的一实施例中，上述电源接脚与上述第二电容一对一对应，且每一第二电容各自配置于其所对应的电源接脚的附近。

本实用新型通过将芯片配置在基板的第一层面，并于基板的第一层面铺上一整面的接地面，以便于提供最接近芯片的接地位置。另外，将电感、第一电容与第二电容配置在基板的第二层面，并于基板的第二层面铺上一整面的电源面。此外，将第一电容耦接至电感的第二端，以及于芯片的各个电源接脚配置一第二电容。藉此，将可以有效提高芯片输出信号的稳定性以及减少芯片的电磁干扰与杂讯干扰等问题。

为让本实用新型的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1绘示为本实用新型一实施例的抑制杂讯干扰装置的基板的第一层面示意图。

图2绘示为本实用新型一实施例的抑制杂讯干扰装置的基板的第二层面示意图。

图3绘示为本实用新型一实施例的抑制杂讯干扰装置的等效电路图。

图4绘示为本实用新型另一实施例的抑制杂讯干扰装置的等效电路图。

具体实施方式

图1绘示为本实用新型一实施例的抑制杂讯干扰装置的基板的第一层面示意图。图2绘示为本实用新型一实施例的抑制杂讯干扰装置的基板的第二层面示意图。图3绘示为本实用新型一实施例的抑制杂讯干扰装置的等效电路图。请合并参照图1、图2与图3，抑制杂讯干扰装置100包括基板110、芯片210、电感L、第一电容C1与多个第二电容。

在本实施例中，第二电容的数量对应于芯片210的电源接脚的数量。举例来说，假设芯片210的电源接脚的数量为2个，则第二电容的数量也为2个。相对地，倘若芯片210的电源接脚的数量为5个，则第二电容的数量也为5个。为了方便说明，假设芯片210具有2个电源接脚PP25与PP28，且抑制杂讯干扰装置100包括2个第二电容C2_1与C2_2。