[实用新型]一种整流电桥电路

说明书

技术领域

本实用新型涉及微电子集成技术，尤其涉及一种对集成电路中的整流电桥电路的改进。

背景技术

图1为现有技术整流电桥的实现电路。其采用四个二极管以图中所示方式构成。该技术方案的缺陷在于：

1.由于硅二极管的导通电压约为0.7伏特，而该整流电桥的一个回路要包含两个二极管，因此，该整流电桥的输入端和输出端电压的压差约为1.4伏特。在电源输入能量有限时，较大地消耗了电源输入的能量。

2.由于二极管集成在芯片中时，都会存在寄生的三极管效应，从而，当这些二极管串联在芯片内的线路中时，若二极管的两端均非芯片内部确定的最高或最低电压端，则二极管在其正向或者反向总存在一定的漏电流，进而导致芯片工作过程中总存在一定的漏电流。结合图1所示整流电桥电路，其二极管1的阴极与二极管3的阳极相连，并连接到电源输入的一端。若该端连接输入的正极，则上述二极管1的阴极和上述二极管3的阳极处于高电位，而若该端连接输入的负极时，则上述二极管1的阴极和上述二极管3的阳极处于低电位，这样就导致二极管1和二极管3总存在某个方向上的漏电流。同样道理，二极管2和二极管4也存在这样的问题。

通常集成工艺中要求二极管在芯片中禁止串联使用，并要求将二极管两极中的任一极连接到芯片内部确定的最低或最高电位端。采取其他特定的工艺处理和布图设计可以减小在芯片内部串联二极管造成的漏电流，但也不能最终消除二极管的寄生效应，上述漏电流始终存在。这就不利于输入端输入的能量的有效利用，并有可能导致桥路的损坏。

发明内容

本实用新型的目的在于克服上述现有技术的缺陷，提供一种压降较小并便于集成的整流电桥电路。

本实用新型的一种技术方案可描述为：

一种整流电桥电路，包含两个PMOS管、和两个NMOS管，分别为PMOS管一、PMOS管二、NMOS管一、和NMOS管二。所述PMOS管一的漏极和衬底、所述PMOS管二的漏极和衬底连接在一起，共同构成所述整流电桥电路的输出的正极。所述NMOS管一的源极和衬底、所述NMOS管二的源极和衬底连接在一起，共同构成所述整流电桥电路的输出的负极。所述整流电桥电路的一个输入端同时连接到所述PMOS管一的源极、所述PMOS管二的栅极、所述NMOS管一的漏极、和所述NMOS管二的栅极，所述整流电桥电路的另一个输入端同时连接到所述PMOS管二的源极、所述PMOS管一的栅极、所述NMOS管二的漏极、和所述NMOS管一的栅极。

上述技术方案的好处在于：一方面，MOS管上的压降取决于MOS管的沟道开启阈值电压，因此，选择具有较低开启阈值电压的MOS管即可降低整流电桥电路的输入端和输出端的压差，从而提高了整流电桥电路输入能量的有效利用率。另一方面，MOS管在集成时，允许串联使用，降低了芯片设计对集成工艺的依赖性。

作为本实用新型的另一种方案，所述整流电桥电路还包含两个二极管，两个所述二极管的阳极分别连接所述整流电桥电路的两个输入端；两个所述二极管的阴极彼此相连，并同时连接到两个所述PMOS管各自的漏极和衬底。

上述技术方案的好处在于：一方面，两个二极管的阳极分别与两个PMOS管的源极连接，两个二极管的阴极同时连接到两个PMOS管的漏极和衬底，利用正向二极管加速建立过程；另一方面，限制上述PMOS管的源极和衬底之间的最大压降为二极管压降，从而在PMOS沟道建立之初、衬底电压为低时，减少了流过PMOS管源极和衬底间的正向PN结中的电流，进而保护了PMOS管不被击穿。

附图说明

图1为现有技术整流电桥电路的一种实现方式；

图2为本实用新型采用MOS管构成整流电桥的一种实现方式；

图3为本实用新型采用MOS管和二极管构成整流电桥的一种实现方式。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步详细说明。

如图2，整流电桥电路100包含两个PMOS管、和两个NMOS管。其中，PMOS管101的漏极和衬底、PMOS管102的漏极和衬底连接在一起，共同构成整流电桥电路100的输出的正极；NMOS管111的源极和衬底、NMOS管112的源极和衬底连接在一起，共同构成整流电桥电路100的输出的负极。整流电桥电路100的一个输入端同时连接到PMOS管101的源极、PMOS管102的栅极、NMOS管111的漏极、和NMOS管112的栅极；整流电桥电路100的另一个输入端同时连接到PMOS管102的源极、PMOS管101的栅极、NMOS管112的漏极、和NMOS管111的栅极。