[实用新型]不需通过打线即可达成电性连接的半导体芯片封装结构

说明书

技术领域

本实用新型涉及一种半导体芯片封装结构，尤其涉及一种不需通过打线即可达成电性连接的半导体芯片封装结构。

背景技术

请参阅图1所示，其为现有技术以打线方式制作的发光二极管封装结构的剖面示意图。由图中可知，现有技术的发光二极管封装结构包括：基底结构1a、多个设置于该基底结构1a上端的发光二极管2a、多条导线3a、及多个荧光胶体4a。

其中，每一个发光二极管2a以其出光表面20a背向该基底结构1a而设置于该基底结构1a上，并且每一个发光二极管2a上端的正电极区域21a和负电极区域22a经由两条导线3a电性连接于该基底结构1a的相对应的正电极区域11a和负电极区域12a。再者，每一个荧光胶体4a覆盖于该相对应的发光二极管2a及两条导线3a上端，以保护该相对应的发光二极管2a。

然而，现有技术的打线方式除了增加制造程序及成本外，有时还必须担心因打线而有电性接触不良的情况发生。再者，由于该两个导线3a的一端均设置于该发光二极管2a上端的正电极区域21a和负电极区域22a，因此当该发光二极管2a经由该出光表面20a进行光线投射时，该两条导线3a将造成投射阴影，而降低该发光二极管2a的发光品质。

发明内容

本实用新型所要解决的技术问题，在于提供一种不需通过打线即可达成电性连接的半导体芯片封装结构。因为本实用新型的半导体芯片封装结构不需通过打线即可达成电性连接，因此本实用新型可省略打线并且可免去因打线而有电性接触不良的情况发生。

为了解决上述技术问题，根据本实用新型的其中一种方案，提供一种不需通过打线即可达成电性连接的半导体芯片封装结构，其包括：封装单元、半导体芯片、第一绝缘单元、第一导电单元、第二绝缘单元、及第二导电单元。该封装单元具有至少一个容置槽。该至少一个半导体芯片容置于该至少一个容置槽内，并且该至少一个半导体芯片的上表面具有多个导电焊盘。该第一绝缘单元具有至少一个形成于上述多个导电焊盘之间的第一绝缘层，以使得上述多个导电焊盘彼此绝缘。该第一导电单元具有多个形成于该至少一个第一绝缘层上的第一导电层，并且每一个第一导电层的一端电性连接于相对应的导电焊盘。该第二绝缘单元具有至少一个形成于上述多个第一导电层之间的第二绝缘层，以使得上述多个第一导电层彼此绝缘。该第二导电单元具有多个形成于上述多个第一导电层的另一相反端上的第二导电层。

上述不需通过打线即能达成电性连接的半导体芯片封装结构中，该至少一个半导体芯片可为发光二极管芯片，该封装单元可为荧光材料或透明材料，并且所述多个导电焊盘分成正极焊盘及负极焊盘，此外该发光二极管芯片具有设置于所述多个导电焊盘的相反端的发光表面。

上述不需通过打线即能达成电性连接的半导体芯片封装结构中，该至少一个半导体芯片可为光感测芯片，该封装单元可为透明材料或透光材料，并且所述多个导电焊盘至少分成电极焊盘组及信号焊盘组。

上述不需通过打线即能达成电性连接的半导体芯片封装结构中，该至少一个半导体芯片可为集成电路芯片，该封装单元为不透光材料，并且所述多个导电焊盘至少分成电极焊盘组及信号焊盘组。

因此，由上述本实用新型的半导体芯片封装结构及其制作方法可知，因为本实用新型的半导体芯片封装结构不需通过打线即可达成电性连接，因此本实用新型可省略打线并且可免去因打线而有电性接触不良的情况发生。

为了能更进一步了解本实用新型为达成预定目的所采取的技术、手段及效果，请参阅以下有关本实用新型的详细说明与附图，相信本实用新型的目的、特征与特点，当可由此得到深入且具体的了解，然而附图仅供参考与说明，并非用来对本实用新型加以限制。

附图说明

图1为现有技术以打线方式制作的发光二极管封装结构的剖面示意图；

图2A至图2K分别为本实用新型不需通过打线即可达成电性连接的半导体芯片封装结构的第一实施例的剖面流程示意图；以及

图3A至图3D分别为本实用新型不需通过打线即可达成电性连接的半导体芯片封装结构的第二实施例的部分剖面流程示意图。

其中，附图标记说明如下：

[现有技术]

1a    基底结构          11a   正电极区域

12a   负电极区域

2a    发光二极管        20a   发光表面

21a   正电极区域

22a   负电极区域

3a    导线

4a    荧光胶体

[本实用新型]