[实用新型]基于片上可编程系统的数控系统精插补器

权利要求书

1.一种基于片上可编程系统的数控系统精插补器，其特征在于：基于FPGA结构，包括：

处理器，通过内部交换总线模块与精插补模块、三态桥、双口RAM、DMA模块、定时器模块以及片内ROM相连，运行精插补控制程序及双口RAM驱动程序；

精插补模块，接收处理器的控制信号和在处理器控制下由双口RAM传送的粗插补命令，完成精插补计算，输出精插补脉冲信号；

三态桥，将处理器与FPGA外部的FLASH及SRAM相连；

双口RAM，通过PCI接口模块与上位机微处理器相连；

定时器模块，在处理器的控制下，向精插补模块输出其生成脉冲信号所需的基础频率；

DMA模块，接收处理器的控制命令，将FLASH中存储的精插补控制程序拷贝到处理器内存中；

内部交换总线模块，为处理器模块、双口RAM模块、DMA模块、精插补模块、三态桥模块、定时器模块提供内部连接总线。

2.按权利要求1所述的基于片上可编程系统的数控系统精插补器，其特征在于所述精插补模块包括：

精插补译码模块，在处理器的控制下对上位机发出的地址信号、片选信号和控制命令信号进行译码，选通数控系统中相应伺服轴的DDA积分器电路进行精插补运算；

精插补时序模块，接收定时器模块的时钟脉冲，经分频后产生DDA积分电路所需的累加时序脉冲和插补中断信号；

DDA积分电路，具有X、Y、Z、U四组，每组对双口RAM中的粗插补数据进行精插补运算，产生均匀脉冲，输出至脉冲输出选择器，控制数控系统中相应的伺服轴。

3.按权利要求2所述的基于片上可编程系统的数控系统精插补器，其特征在于：所述精插补时序模块包括：

分频计数器，对定时器模块发出的时钟信号进行分频，输出控制精插补运算所需要的时钟节拍信号；

分频节拍时序发生器，在处理器CON信号的控制下将时钟节拍信号进行处理，产生DDA积分器的累加时序脉冲；

中断信号发生器，用于产生一个中断请求信号，使处理器进入中断服务子程序，进入下一个插补周期。

4.按权利要求2所述的基于片上可编程系统的数控系统精插补器，其特征在于：所述DDA积分电路包括：

进给增量低位寄存器，对来自双口RAM的粗插补数据进行精插补运算，产生被积分增量寄存器所需的进给增量值的低位；

进给增量高位寄存器，对来自双口RAM的粗插补数据进行精插补运算，产生被积分增量寄存器所需的进给增量值的高位；

被积分增量寄存器，对进给增量低位寄存器和进给增量高位寄存器的低位值及高位值进行整合，产生完整的进给增量值送至DDA积分器；

DDA积分器，对完整的进给增量值进行积分运算，产生溢出脉冲至脉冲输出选择器；

脉冲输出选择器，接收处理器的选择信号，对数控系统各轴的伺服控制驱动电机进行选择控制。