[实用新型]基于片上可编程系统的数控系统精插补器

说明书

技术领域

本实用新型涉及计算机数控系统插补控制装置，具体的说是基于片上可编程系统的数控系统精插补器。

背景技术

插补模块是整个数控系统中及其重要的的功能模块之一，其运算速度直接影响系统的速度、精度和加工能力等。在数控闭环控制系统中插补算法采用的是数据采样插补算法，即将整个插补过程分为粗插补和精插补两个阶段，而粗插补与精插补之间的通信速率和精插补计算的速度影响着整个数控系统的速度和加工能力。

目前，业内大量的高速精插补器是采用微处理器或者微控制器进行控制和通信的，采用微处理器或者微控制器的硬件开发平台并不是完全针对插补运算的应用情况的，因此在实际应用当中经常出现硬件资源浪费或者资源不够的问题，并且往往需要外接FPGA(现场可编程逻辑门阵列)芯片来进行精插补运算，存在接口速率的瓶颈问题。而采用SOPC(可编程片上系统)技术能解决这个问题。

近年来，随着半导体技术的飞速发展，传统的芯片设计方法正在进行一场变革，其标志就是系统级芯片(SOC)被业界广泛地接受，并成为研究与开发的热点。随着SOC技术应运而生的是SOPC技术。它结合了SOC与FPGA的优点，既是片上系统(SOC，System on a Chip)，即由整个芯片完成整个系统的主要逻辑功能；又是可编程系统，具有灵活的设计方式，可裁剪、可扩充、可升级，并具备软硬件在系统中可编程的功能。SOPC的巨大吸引力来自于能够提供更好的性能以及更低的功耗，有效节省电路板空间并降低产品的总成本，因此电子工业正在向SOPC设计转移，使SOPC成为现代电子系统的最佳选择之一。但是目前基于FPGA的片上系统的设计应用于精插补器，不能合理的分配软件、硬件资源，接口速率存在瓶颈问题，保密性差，集成性不高，接口复杂，灵活性不强，不便于以后的升级。

实用新型内容

针对现有技术中存在的精插补器多采用微处理器或者微控制器，存在不能合理的分配软件、硬件资源，接口速率存在瓶颈等问题，本实用新型要解决的技术问题是提供一种可合理分配软件、硬件资源、解决瓶颈问题的基于片上可编程系统的数控系统精插补器。

为解决上述技术问题，本实用新型采用的技术方案是：

本实用新型基于片上可编程系统的数控系统精插补器，基于FPGA结构，包括：处理器，通过内部交换总线模块与精插补模块、三态桥、双口RAM、DMA模块、定时器模块以及片内ROM相连，运行精插补控制程序及双口RAM驱动程序；精插补模块，接收处理器的控制信号和在处理器控制下由双口RAM传送的粗插补命令，完成精插补计算，输出精插补脉冲信号；三态桥，将处理器与FPGA外部的FLASH及SRAM相连；双口RAM，通过PCI接口模块与上位机微处理器相连；定时器模块，在处理器的控制下，向精插补模块输出其生成脉冲信号所需的基础频率；DMA模块，接收处理器的控制命令，将FLASH中存储的精插补控制程序拷贝到处理器内存中；内部交换总线模块，为处理器模块、双口RAM模块、DMA模块、精插补模块、三态桥模块、定时器模块提供内部连接总线。

所述精插补模块包括：精插补译码模块，在处理器的控制下对上位机发出的地址信号、片选信号和控制命令信号进行译码，选通数控系统中相应伺服轴的DDA积分器电路进行精插补运算；精插补时序模块，接收定时器模块的时钟脉冲，经分频后产生DDA积分电路所需的累加时序脉冲和插补中断信号；DDA积分电路，具有X、Y、Z、U四组，每组对双口RAM中的粗插补数据进行精插补运算，产生均匀脉冲，输出至脉冲输出选择器，控制数控系统中相应的伺服轴。

所述精插补时序模块包括：分频计数器，对定时器模块发出的时钟信号进行分频，输出控制精插补运算所需要的时钟节拍信号；分频节拍时序发生器，在处理器CON信号的控制下将时钟节拍信号进行处理，产生DDA积分器的累加时序脉冲；中断信号发生器，用于产生一个中断请求信号，使处理器进入中断服务子程序，进入下一个插补周期。

所述DDA积分电路包括：进给增量低位寄存器，对来自双口RAM的粗插补数据进行精插补运算，产生被积分增量寄存器所需的进给增量值的低位；进给增量高位寄存器，对来自双口RAM的粗插补数据进行精插补运算，产生被积分增量寄存器所需的进给增量值的高位；被积分增量寄存器，对进给增量低位寄存器和进给增量高位寄存器的低位值及高位值进行整合，产生完整的进给增量值送至DDA积分器；DDA积分器，对完整的进给增量值进行积分运算，产生溢出脉冲至脉冲输出选择器；脉冲输出选择器，接收处理器的选择信号，对数控系统各轴的伺服控制驱动电机进行选择控制。

本实用新型具有以下有益效果及优点：