[发明专利]数字PLL装置

权利要求书

1.一种数字PLL装置，包括：

工作时钟生成单元，其将输入时钟被倍频后的时钟作为工作时钟 来进行输出；

n分频单元，其对上述输入时钟进行n分频来输出基准信号，其中 n是自然数；

相位比较单元，其根据上述工作时钟进行工作，并比较上述基准 信号与比较信号来输出控制信号；

振荡单元，其根据上述控制信号使输出时钟的振荡频率发生变 化；以及

m分频单元，其对上述输出时钟进行m分频来输出上述比较信号， 其中m是自然数。

2.根据权利要求1所述的数字PLL装置，其中：

上述工作时钟生成单元是将上述输入时钟分频来作为上述工作 时钟进行输出的输入时钟分频单元。

3.根据权利要求2所述的数字PLL装置，其中：

上述n分频单元是代替对上述输入时钟进行n分频而对上述工作 时钟进行n分频来输出上述基准信号的单元，

还包括使来自上述振荡单元的输出倍频而输出的输出时钟倍频 单元。

4.一种数字PLL装置，包括：

工作时钟生成单元，其将输入时钟被分频或倍频后的时钟作为工 作时钟来进行输出；

n分频单元，其对上述输入时钟进行n分频来输出基准信号，其中 n是自然数；

相位比较单元，其根据上述工作时钟进行工作，并比较上述基准 信号与比较信号来输出控制信号；

振荡单元，其根据上述控制信号使输出时钟的振荡频率发生变 化；以及

m分频单元，其对上述输出时钟进行m分频来输出上述比较信号， 其中m是自然数，

上述工作时钟生成单元是将上述输入时钟倍频来作为上述工作 时钟进行输出的输入时钟倍频单元。

5.根据权利要求4所述的数字PLL装置，其中：

上述n分频单元是代替对上述输入时钟进行n分频而对上述工作 时钟进行n分频来输出上述基准信号的单元，

还包括使来自上述振荡单元的输出分频而输出的输出时钟分频 单元。

6.一种数字PLL装置，包括：

工作时钟生成单元，其将输入时钟被分频或倍频后的时钟作为工 作时钟来进行输出；

n分频单元，其对上述输入时钟进行n分频来输出基准信号，其中 n是自然数；

相位比较单元，其根据上述工作时钟进行工作，并比较上述基准 信号与比较信号来输出控制信号；

振荡单元，其根据上述控制信号使输出时钟的振荡频率发生变 化；以及

m分频单元，其对上述输出时钟进行m分频来输出上述比较信号， 其中m是自然数，

上述工作时钟生成单元还包括

使上述输入时钟分频而输出的输入时钟分频单元；

使上述输入时钟倍频而输出的输入时钟倍频单元；以及

选择来自上述输入时钟分频单元或上述输入时钟倍频单元的输 出作为上述工作时钟来进行输出的工作时钟选择单元。

7.根据权利要求6所述的数字PLL装置，其中：

还具有检测上述输入时钟的频率来输出频率检测结果的频率检 测单元，

上述工作时钟选择单元根据上述频率检测结果来选择来自上述 输入时钟分频单元或上述输入时钟倍频单元的输出。

8.根据权利要求6所述的数字PLL装置，其中：

上述n分频单元是代替对上述输入时钟进行n分频而对来自上述 工作时钟选择单元的上述工作时钟进行n分频来输出上述基准信号的 单元，

还包括

使来自上述振荡单元的输出倍频而输出的输出时钟倍频单元；

使来自上述振荡单元的输出分频而输出的输出时钟分频单元；以 及

选择来自上述输出时钟倍频单元或上述输出时钟分频单元的输 出来进行输出的输出时钟选择单元。