[发明专利]制造非易失性存储器器件的方法

说明书

技术领域

本发明通常涉及半导体器件，并且更具体地，涉及非易失性存储器。

背景技术

非易失性存储器(NVM)作为独立的器件或者诸如具有逻辑的板上芯片的嵌入式应用，在当前的半导体产品中发挥重要的作用。大部分微控制器包括这样的NVM。典型地，这样的NVM具有用于每个存储器器件的浮栅。一种变得可用的替代方案是使用纳米结晶用于电荷储存层，其提供改善的可靠性但是具有较小的存储器窗口，这是因为编程状态和擦除状态之间的差异较小。其主要原因在于，在擦除过程中，电子被反向注入到电荷储存层中。为了擦除，利用相对于衬底的负电压对典型的NMOS存储器单元中的控制栅极进行偏置以将电子从电荷储存层推出到衬底。由于控制栅极典型地被掺杂为与源极和漏极相同的传导类型，因此该负偏置也将电子从控制栅极推到储存层。在擦除过程中达到这样的情况：在该情况下从储存层移除电子的速率与从栅极到达电荷层的电子的速率相同。当该情况发生时，不会发生进一步的擦除，即使在电荷储存层中还保留电子的净余量。而且，在硅-氧化物-氮化物-氧化物-硅(SONOS)存储器单元中，该现象在更大的程度上存在。

一种减少该反向注入的方法是使用P掺杂栅极和N型源极/漏极。然而，由于在源极/漏极注入过程中栅极优选地被用作掩模，由此除非采取特殊的掩模步骤，否则栅极接收与源极/漏极相同的掺杂，因此该器件难于制造。额外的掩模往往使源极/漏极不能与栅极自对准。因此，需要实现将控制栅极掺杂为与源极/漏极不同的传导类型的改进的技术。

附图说明

通过示例来说明本发明并且本发明不受附图的限制，在附图中相同的附图标记表示相似的元件。本领域的技术人员应认识到，出于简单和清楚的目的来说明附图中的元件，并且没有必要依比例绘制附图中的元件。

图1是根据第一实施例的处理阶段中的半导体器件的剖面图；

图2是后续处理阶段中的图1的半导体器件的剖面图；

图3是后续处理阶段中的图2的半导体器件的剖面图；

图4是后续处理阶段中的图3的半导体器件的剖面图；

图5是后续处理阶段中的图4的半导体器件的剖面图；

图6是后续处理阶段中的图5的半导体器件的剖面图；[0010]图7是后续处理阶段中的图6的半导体器件的剖面图；

图8是后续处理阶段中的图7的半导体器件的剖面图；

图9是后续处理阶段中的图8的半导体器件的剖面图；

图10是后续处理阶段中的图9的半导体器件的剖面图；

图11是后续处理阶段中的图10的半导体器件的剖面图；

图12是后续处理阶段中的图11的半导体器件的剖面图；

图13是根据第二实施例的处理阶段中的半导体器件的剖面图；

图14是后续处理阶段中的图13的半导体器件的剖面图；

图15是后续处理阶段中的图14的半导体器件的剖面图；

图16是后续处理阶段中的图15的半导体器件的剖面图；

图17是后续处理阶段中的图16的半导体器件的剖面图；

图18是后续处理阶段中的图17的半导体器件的剖面图；

图19是后续处理阶段中的图18的半导体器件的剖面图；以及

图20是后续处理阶段中的图19的半导体器件的剖面图。

具体实施方式

在一个方面，通过首先将电荷储存层上的栅极材料层掺杂为P型，然后在栅极材料上形成注入掩模层来实现非易失性存储器(NVM)单元。掩模层和栅极材料可被同时构图，由此注入掩模仅位于控制栅极上而非源极/漏极的区域上。随后利用在控制栅极上的适当位置处的注入掩模对源极/漏极进行注入。该注入掩模被选择为这样的材料：该材料不仅是用于源极/漏极注入的掩模，而且可以相对于存在的用于制造MOS结晶管的其他材料，诸如氧化物、氮化物和硅，选择性地被刻蚀。在用于源极/漏极的注入之后移除注入掩模，由此栅极保持P型。参考附图和下面的描述将更好地理解该方面。