[发明专利]片上相位误差测量以确定锁相环中的抖动的方法和装置

权利要求书

1.一种用于测量片上相位误差的装置，包括：

锁相环PLL(100)电路，包括被配置为输出相位误差信号的相频检 测器(14)；

相位误差监视电路(102)，被配置为通过逻辑组合所述相位误差信号 并且将逻辑组合后的相位误差信号的脉冲宽度与每个基准时钟周期处的可 编程延迟时间相比较来确定瞬时峰值相位误差，以便确定瞬时相位误差变 化；以及

存储元件(124)，被配置为存储所述瞬时相位误差变化。

2.如权利要求1所述的装置，还包括：多个级联的延迟线(202)， 被配置为确定和存储瞬时相位误差信息。

3.如权利要求1所述的装置，还包括：模式分析器(104)，其耦合 至所述存储元件(124，404，502)，以确定所述瞬时相位误差变化中的模 式以便估计PLL抖动。

4.如权利要求3所述的装置，其中通过所述PLL的锁定检测器(24) 启用所述模式分析器(104)。

5.如权利要求3所述的装置，其中所述模式分析器(104)确定峰值 相位误差阈值，所述峰值相位误差阈值用于调整提供所述延迟时间的延迟 线。

6.如权利要求1所述的装置，其中所述基准时钟包括所述相位误差 信号的逻辑组合。

7.如权利要求1所述的装置，其中将所述相位误差信号与“异或” 门(120)逻辑地组合，以及通过延迟线(122)来提供所述可编程延迟时 间。

8.如权利要求1所述的装置，其中当逻辑组合后的相位误差信号的 脉冲宽度超过每个基准时钟周期处的可编程延迟时间时，提供第一瞬时相 位误差变化信号，否则提供第二瞬时相位误差变化信号。

9.如权利要求1所述的装置，还包括：

至少一个附加存储元件(304)，其耦合至所述存储元件(124)，所 述存储元件和所述至少一个附加存储元件根据所述基准时钟来输出所述瞬 时相位误差变化；以及

逻辑门(302)，被配置为逻辑地组合所述存储元件和所述至少一个附 加存储元件的输出，以提供差分瞬时相位误差变化信号。

10.如权利要求1所述的装置，还包括：可编程延迟线(122)，被 配置为延迟所述基准时钟信号，以便为瞬时相位误差检测提供更精细的分 辨率。

11.一种用于测量片上相位误差的装置，包括：

锁相环PLL电路(100)，包括被配置为输出相位误差信号的相频检 测器(14)；

相位误差监视电路(102)，被配置为确定瞬时峰值相位误差，所述相 位误差监视电路包括：

“异或”门(120)，被配置为逻辑地组合所述相位误差信号以提 供第一输出信号；以及

可编程延迟线(122)，被配置为提供所述第一输出信号的延迟时 间作为阈值，在每个基准时钟周期根据该阈值测量所述输出信号的瞬 时相位误差变化；以及

存储元件(124)，被配置为存储所述瞬时相位误差变化。

12.如权利要求11所述的装置，还包括：多个级联的延迟线(202)， 被配置为确定和存储瞬时相位误差变化信息。

13.如权利要求11所述的装置，还包括：模式分析器(104)，其耦 合至所述存储元件(124)，以确定瞬时相位误差变化信息中的模式。

14.如权利要求13所述的装置，其中通过所述PLL的锁定检测器 (24)启用所述模式分析器(104)。

15.如权利要求13所述的装置，其中所述模式分析器(104)确定峰 值相位误差阈值，所述峰值相位误差阈值用于调整提供所述延迟时间的延 迟线。

16.如权利要求11所述的装置，其中所述基准时钟包括所述相位误 差信号的逻辑组合。