[发明专利]片上相位误差测量以确定锁相环中的抖动的方法和装置

说明书

技术领域

本发明涉及片上诊断和检测，更具体地，涉及具有抖动测量的锁相环 电路。

背景技术

随着技术的发展，预测晶体管器件和无源元件(例如电阻器和电容器) 的行为变得越来越困难。这些器件的建模中的逐渐增加的不确定性有时要 求集成电路设计超出原始目标来工作，以便在工艺、电压和温度(PVT) 变化方面提供足够的性能余量。保守设计经常导致比所需更多的功率和面 积消耗。

如果可测量和使用内部系统参数来调整系统参数，则可大大提高系统 设计余量。在过去，通过测量可用的片外测试节点来执行系统诊断。然而， 外部诊断路径很慢，并且并非始终能发现解决方法。此外，内部模拟/数字 波形的有限片外可见性导致对于成品率的有限学习率。因此，大大增加对 于片上测试和诊断的需求。

在锁相环(PLL)设计中，关键PLL参数(例如抖动、静态相位误差、 和控制电压范围)极难在集成系统中评估。其中，测量抖动性非常有挑战 性，因为时钟脉冲振荡的计时不确定性随着现代技术而增加。

发明内容

抖动测量方法可检测大型锁存器集合中的计时准稳态。通过部署大型 锁存器集合和延迟线，可检测一些锁存器的过零时的计时准稳态。然而， 大量延迟线可导致生成附加的抖动，由此可能降低抖动测量性能。例如， 由片上数字交换电路引起的电源电压的瞬时波动可阻碍可靠执行短期抖动 测量。此外，由于晶体管的不匹配要求，使用模拟电荷泵的抖动测量不是 有利的。

另一方面，长期抖动测量更加不受瞬时片上变化的影响，并提供了评 估系统性能的更可靠的方式。根据本发明的实施例，示例性方法关注于锁 相环(PLL)电路，由此通过使用PLL中已经存在的信息而简化了硬件复 杂度。监视电路通过使用可编程误差检测阈值测量每个基准时钟周期处的 相位误差来运行，并将信息保存在锁存器中用于后处理。

根据本发明的示意性电路采用全数字瞬时相位误差检测器(IPED)， 并仅检测峰值相位误差幅度以代替测量过零时的准稳态。这使得可以采用 相对简单的集中延迟线。此外，由于硬件在相频检测器(PFD)输出处检 测相位误差幅度，所以硬件复杂度与压控振荡器(VCO)频率无关。

一种装置，包括：锁相环(PLL)电路，其包括被配置为输出相位误 差信号的相频检测器。相位误差监视电路被配置为通过逻辑组合所述相位 误差信号并且将逻辑组合后的相位误差信号的脉冲宽度与每个基准时钟周 期处的可编程延迟时间相比较来确定瞬时峰值相位误差，以便确定瞬时相 位误差变化。存储元件被配置为存储所述瞬时相位误差变化。

另一种装置，包括：锁相环(PLL)电路，包括被配置为输出相位误 差信号的相频检测器。相位误差监视电路被配置确定瞬时峰值相位误差。 所述相位误差监视电路包括：“异或”门，被配置为逻辑地组合所述相位 误差信号以提供第一输出信号；以及可编程延迟线，被配置为提供所述第 一输出信号的延迟时间作为阈值，在每个基准时钟周期根据该阈值测量所 述输出信号的瞬时相位误差变化。存储元件被配置为存储所述瞬时相位误 差变化。

另一种装置，包括：锁相环(PLL)电路，包括被配置为输出相位误 差信号的相频检测器；以及相位误差监视电路，被配置为通过逻辑组合所 述相位误差信号并且将逻辑组合后的相位误差信号的脉冲宽度与每个基准 时钟周期处的可编程延迟时间相比较来确定峰值瞬时相位误差，以便确定 瞬时相位误差变化。所述瞬时相位误差变化包括差分信号和原始信号。多 路复用器被配置为接收所述差分信号和所述原始信号作为输入并选择所述 差分信号和所述原始信号中的一个。累加器耦合至所述多路复用器的输出， 以累加与时间窗口相关的瞬时相位误差变化计数。

另一种装置，包括：锁相环(PLL)电路，包括被配置为输出相位误 差信号的相频检测器；以及相位误差监视电路，被配置为通过逻辑组合所 述相位误差信号并且将逻辑组合后的相位误差信号的脉冲宽度与每个基准 时钟周期处的可编程延迟时间相比较来确定峰值瞬时相位误差，以便确定 瞬时相位误差变化。所述瞬时相位误差变化包括第一信号和差分信号。多 路复用器被配置为接收所述第一信号和所述差分信号作为输入并选择所述 第一信号和所述差分信号中的一个。多个计数器耦合至所述多路复用器的 输出，以累加与多个瞬时相位误差阈值相关的瞬时相位误差变化计数，从 而提供相位误差幅度和时间以创建抖动直方图。