[发明专利]存储器装置架构和操作

说明书

技术领域

本发明大体上涉及半导体存储器装置，且更明确来说，本发明涉及具有各种块大小 的非易失性存储器装置架构。

背景技术

存储器装置通常在计算机或其它电子装置中是作为内部、半导体、集成电路提供。 存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动 态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器装置已发展成流行的用于广范围的电子应用的非易失性存储器来源。快 闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单 元。通过对电荷存储装置或捕集层的编程或其它物理现象而引起的单元的阈值电压改变 决定了每一单元的数据值。快闪存储器和其它非易失性存储器的常见使用包含个人计算 机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、 交通工具、无线装置、蜂窝式电话和可移除式存储器模块，且非易失性存储器的使用持 续扩展。

快闪存储器通常利用两个基本架构，称为NOR快闪和NAND快闪。所述设计是从 用于对装置进行读取的逻辑衍生而来。在NOR快闪架构中，存储器单元列与耦合到位 线的每一存储器单元并联耦合。在NAND快闪架构中，存储器单元列与耦合到位线的列 的仅第一存储器单元串联耦合。

快闪存储器和其它非易失性存储器常被分组为称为“擦除块”的区段。可通过将个 别单元的阈值电压从初始状态进行更改来对擦除块内的每一单元选择性地电编程。然 而，擦除块的单元大体上是在整个块上在单个操作中被擦除或回复到其初始状态。擦除 块中的需要由存储器装置保持的任何数据必须在执行擦除操作之前首先被复制到另一 位置或缓冲器。

部分是由于其较大的块大小，NAND装置主要是用于存储数据，例如音频、视频或 图像文件。此些文件被频繁读取，但大体上不会被频繁修改。然而，NAND装置逐渐被 设计为嵌入式系统。此些系统具有代码和临时参数存储以及数据存储的需要。然而，代 码和参数数据要求相对频繁的修改，从而要求对块中将要保持的数据的频繁且密集的移 动或缓冲。随着存储器密度持续增加，块大小也趋于增加，因此加剧了此问题。

出于上文所述的原因，且出于所属领域的技术人员在阅读和理解本说明书之后将明 白的下文所述的其它原因，此项技术中需要替代的存储器架构及其操作。

发明内容

附图说明

图1是具有至少一个根据本发明实施例的存储器装置的电子系统的功能框图。

图2是现有技术的实例性NAND存储器阵列的一部分的示意图。

图3是展示可能用于本发明实施例的物理块架构的NAND存储器阵列的一部分的示 意图。

图4是展示根据本发明实施例的物理块选择的存储器装置的一部分的框图。

图5是展示根据本发明实施例的用于选择多个物理块进行擦除操作且选择个别物理 块进行其它操作的逻辑的一个实例的框图。

图6是具有至少一个根据本发明实施例的存储器装置的存储器模块的功能框图。

具体实施方式

在本发明实施例的以下详细描述中，参考形成本发明一部分的附图，且其中借助于 图解而展示可实践本发明的具体实施例。充分详细地描述这些实施例以使得所属领域的 技术人员能够实践本发明，且将理解，可利用其它实施例，且在不脱离本发明范围的情 况下可做出过程、电的或机械的改变。因此，不是以限制意义做出以下详细描述，且本 发明的范围仅由所附权利要求书及其等效物界定。

各种实施例的存储器装置包含逻辑上组织为一个或一个以上具有第一大小的第一 存储器擦除块和一个或一个以上具有大于第一大小的第二大小的第二存储器擦除块的 存储器阵列。块大小可由装置的用户或在制造或测试期间界定或预定。以此方式，预期 要求频繁更新的数据可存储在对应于第一存储器擦除块的位置，而预期要求相对不频繁 的更新的数据可存储在对应于第二存储器擦除块的位置。将预期要求相对较频繁更新的 数据存储在较小的存储器块中促进对存储器单元的不必要的擦除的减少。另外，通过提 供较大的存储器块用于存储预期要求相对较不频繁更新的数据，在同时擦除较大量的存 储器单元的过程中可获得效率。