[发明专利]在晶片结合间隙中形成的芯片冷却通道

说明书

对相关申请的交叉引用

本专利申请与在2007年1月31日提交的、代理人案号为200602754 的、Peter G.Hartwell等的题为“Electronic And Optical Circuit Integration Through Wafer Bonding”的共同待决的美国专利申请号 11/701,314有关，该专利申请在此引入以供参考。

背景技术

随着传统的高性能集成电路芯片被制造得越来越小，减小的形状因 子会导致在这些较小的器件中的功率密度的提高。因而，高性能集成电 路芯片可以产生大量的热，这种热可以不利地影响所述器件的操作和性 能。

已经开发了许多传统的解决方案来帮助从高性能集成电路芯片中 排热。例如，散热器和风扇已经被直接附接到集成电路芯片。然而，散 热器和风扇可能需要较大，以提供有效的冷却，并且可能与移动计算解 决方案不兼容。另一种传统的解决方案是将热电冷却器耦合到集成电路 芯片，但是这种解决方案可能是昂贵的。又一种传统的解决方案涉及流 体冷却方案，但是通常这样的方案不能足够有效地排出所需要的所产生 热量。

因此，期望解决上述问题的一个或多个。

附图说明

图1A是根据本发明的各个实施例的在晶片结合工艺之前的两个晶 片的横截面侧视图。

图1B是根据本发明的各个实施例的示例性芯片的横截面侧视图。

图2是根据本发明的各个实施例的芯片(或者设备)的示例性透视 图。

图3是根据本发明的各个实施例的芯片(或者设备)的示例性平面 图。

图4是根据本发明的各个实施例的芯片(或者设备)的示例性平面 图。

图5是根据本发明的各个实施例的示例性系统的顶视图。

图6是根据本发明的各个实施例的芯片(或者设备)的示例性透视 图。

图7是根据本发明的各个实施例的芯片(或者设备)的示例性透视 图。

图8是根据本发明的各个实施例的芯片(或者设备)的顶视图。

图9是根据本发明的各个实施例的芯片(或者设备)的示例性透视 图。

图10是根据本发明的各个实施例的示例性方法的流程图。

具体实施方式

现在将详细参照依据本发明的各种实施例，在附图中示出了本发明 的示例。虽然本发明将结合各种实施例进行描述，但是要理解这些各种 实施例不意图限制本发明。相反，本发明意欲覆盖可以被包含在如根据 权利要求书所解释的本发明范围内的可替换物、修改和等同物。而且， 在以下对依据本发明的各种实施例的详细描述中，阐述了众多具体细节 以便提供对本发明的彻底理解。然而，本领域普通技术人员显然可以在 没有这些具体细节的情况下实践本发明。在其它情况中，为了不会使本 发明的各方面不必要地模糊，不再详细描述众所周知的方法、程序、组 件和电路。

图1A是依据本发明的各个实施例的两个晶片在晶片结合工艺之前 的横截面侧视图。具体而言，图1A示出了在晶片结合工艺之前的示例 性帽晶片(cap wafer)102和示例性集成电路(IC)晶片104。要指出 的是，能够在帽晶片102和集成电路晶片104中的每个上沉积或实施一 种或多种结合材料114以为晶片结合工艺做准备。而且，能够在集成电 路晶片104上沉积或实施一种或多种介电间隙设定材料112以为晶片结 合工艺做准备。具体而言，在晶片结合工艺期间，所述一种或多种介电 间隙设定材料112的用途之一可以是在帽晶片102和集成电路晶片104 之间维持和形成特定距离(或间隙)。

图1B是根据本发明的各个实施例的示例性芯片(或者设备)100的 横截面侧视图，所述示例性芯片(或者设备)100包括在晶片结合工艺 期间在晶片102和104之间形成的间隙128，该间隙128可以用于容纳 排热(heat extracting)材料。注意，所述排热材料可以以与在此所 述的方式类似的任何方式被实现，而不限于此。芯片100可以包括帽晶 片102和集成电路晶片104，其中帽晶片102和集成电路晶片104通过 晶片结合工艺被结合在一起。所述晶片结合工艺可以在间隙128中形成 一个或多个通道，所述通道可以用于流动排热材料(或者冷却剂材料)， 以从晶片(或者芯片)102和104中排热。要指出的是，图2示出了根 据本发明的各个实施例的一些示例性通道206。