[发明专利]将数据写入半导体存储器中的方法以及存储器控制器

说明书

技术领域

本发明涉及将数据写入半导体存储器中的方法和存储器控制器。例如， 本发明涉及NAND闪速存储器中的数据随机化方法。

背景技术

伴随着现在数字相机和便携音频播放器的快速普及，增加了对高容量 非易失性半导体存储器的需求。关于这一点，已经广泛地将NAND闪速存 储器(下文中，有时将其简称为闪速存储器)用作非易失性半导体存储器。

此外，伴随着半导体技术的最近的进展，NAND闪速存储器向更高容 量的方向发展显著。NAND闪速存储器具有其中多个存储器基元(memory cell)串联连接的NAND串(string)结构。随着NAND闪速存储器具有 更高的容量，在NAND串中包括的存储器基元的数目同样增加。

常规NAND闪速存储器具有下列问题：随着在NAND串中的存储器 基元的数目增加，操作可靠性劣化。

本发明提供了一种将数据写入半导体存储器中的方法和一种存储器控 制器，所述方法和控制器能够改善操作可靠性。

发明内容

根据本发明的一方面，提供一种将数据写入半导体存储器中的方法， 在所述半导体存储器中非易失性存储器基元被串联连接，每个所述非易失 性存储器基元都具有连接到字线的栅极，所述方法包括以下步骤：

根据数据将被写入其中的存储器基元的字线地址，为所述数据选择编 码方法(scrambling method)；

使用所选择的编码方法对所述数据编码；以及

根据所述字线地址将编码后的数据写入所述存储器基元中。

根据本发明的一方面，提供一种存储器控制器，其控制半导体存储器， 所述半导体存储器包括连接到字线的多个非易失性存储器基元，所述存储 器控制器包括：

接口，其可连接到主机装置并从所述主机装置接收将要写入所述半导 体存储器中的数据；

处理器，其根据所述数据将被写入的所述存储器基元的字线地址为所 述数据确定编码方法；以及

编码电路，其使用所述处理器确定的所述编码方法来对所述数据编码。

附图说明

图1是根据本发明的第一实施例的存储器系统的框图；

图2是有助于解释向根据第一实施例的存储器卡的信号引脚分配信号 的图；

图3是包括在第一实施例的存储器卡中的卡控制器的框图；

图4是根据第一实施例的闪速存储器的框图；

图5是根据第一实施例的存储器块的电路图；

图6和7是示出了根据第一实施例的闪速存储器的阈值分布的图；

图8是根据第一实施例的编码表(scramble table)的概念图；

图9是根据第一实施例的存储器块的电路图；

图10是有助于解释在第一实施例的闪速存储器中的数据编码方法和 数据写入方法的流程图；

图11是根据第一实施例的存储器块的概念图，其示出了已经将编码后 的数据写入单独的存储器基元中时的状态；

图12和13是NAND串的电路图；

图14是根据本发明的第二实施例的卡控制器的一部分的框图；

图15是根据第二实施例的编码表的概念图；

图16是根据第二实施例的页数据的概念图；

图17是根据第二实施例的变形例的编码表的概念图；

图18是根据第二实施例的变形例的页数据的概念图；

图19是示出了根据第二实施例的变形例的闪速存储器中的字线地址 与页数据之间的关系的概念图；

图20是示出了根据第一和第二实施例的变形例的闪速存储器的阈值 分布的图，其有助于解释数据写入方法；以及

图21和22是根据第一和第二实施例的变形例的存储器块的示意图。

具体实施方式

[第一实施例]

将使用图1解释根据本发明的第一实施例的存储器系统。图1是根据 第一实施例的存储器系统的框图。

如图1所示，存储器系统包括存储器卡1和主机装置2。主机装置2 包括用于存取存储器卡1的硬件和软件，该存储器卡1通过总线接口14 连接到主机装置2。存储器卡1在被连接到主机装置2时接收电源并根据 来自主机装置2的存取执行处理。