[发明专利]用于非易失性闪速存储器的异质BIMOS注入工艺有效

专利信息
申请号: 200880006469.9 申请日: 2008-03-28
公开(公告)号: CN101622705A 公开(公告)日: 2010-01-06
发明(设计)人: J·T·卡瓦列罗斯;S·达塔;R·S·周;D·L·肯克 申请(专利权)人: 英特尔公司
主分类号: H01L21/8247 分类号: H01L21/8247;H01L27/115
代理公司: 永新专利商标代理有限公司 代理人: 邬少俊;王 英
地址: 美国加*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 非易失性闪速 存储器 bimos 注入 工艺
【权利要求书】:

1.一种异质BiMOS注入系统,包括:

包括硅的高掺杂发射极层;

耦合到所述发射极层的第一端子;

沉积在所述高掺杂发射极层上的基极层,其中所述基极层包括硅锗;

耦合到所述基极层的第二端子;以及

形成在所述基极层上的MOSFET晶体管,其中所述MOSFET包括浮栅。

2.根据权利要求1所述的异质BiMOS注入系统,其中所述高掺杂发射极层为N+型,所述基极层为P型。

3.根据权利要求1所述的异质BiMOS注入系统,其中所述高掺杂发射极层为P+型,所述基极层为N型。

4.根据权利要求1所述的异质BiMOS注入系统,其中所述MOSFET晶体管包括:

形成在所述基极层上的栅极叠置体,其中所述栅极叠置体包括形成在两个氧化物层之间的所述浮栅;

形成在所述栅极叠置体上的控制栅极;

形成在所述基极层的与所述栅极叠置体相邻的第一部分中的源极区;

形成在所述基极层的与所述栅极叠置体相邻的第二部分中的漏极区;以及

耦合到所述源极区和所述漏极区中的至少一个的第三端子。

5.根据权利要求4所述的MOSFET晶体管,其中:

所述源极区和漏极区为高掺杂N+型;并且

所述浮栅包括多晶硅层、氮化物层或金属层。

6.根据权利要求4所述的MOSFET晶体管,其中:

所述源极区和漏极区为高掺杂P+型;并且

所述浮栅包括多晶硅层、氮化物层或金属层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200880006469.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top