[发明专利]半导体存储装置

说明书

技术领域

本发明涉及一种半导体存储器装置，比如具有闪速存储器的固态驱动器(SSD)。

背景技术

具有闪速存储器(闪速电可擦可编程只读存储器(EEPROM))的固态驱动器SSD作为例如计算机系统的外部或内部存储设备已经引起了注意。闪速存储器具有诸如相比磁盘设备而言高速和重量轻之类的优点。

SSD之中有多个闪速存储器芯片，根据来自主机设备的请求执行每个闪速存储器芯片的读/写控制的控制器，在每个闪速存储器芯片和主机设备之间传输数据的缓冲存储器，电源电路，以及用于与主机设备连接的连接接口(例如，专利文件1)。

然而，在传统的SSD中，当SSD中出现过电流时不能对内部电路进行保护。由于过电流，当在CMOS安装部分中生成闭锁时内部电路可能发生故障。在SSD内的其他内部电路当中，闪速存储器芯片与其他内部电路相比应当被看作有待保护免受过电流的一个重要区域，因为其中存储了用户数据。

[专利文件1]日本专利号3688835

鉴于上述的情况做出本发明，并且本发明的一个目的是提供一种半导体存储器装置，其能够至少保护闪速存储器部分免受过电流，以防止由于闭锁等出现的故障。

发明内容

本发明的一方面是提供一种半导体存储器装置，包括：多个闪速存储器；连接器，其能够连接到主机设备；高速缓冲存储器，用于提供到所述闪速存储器的数据传输；控制器，其执行到所述闪速存储器的数据传输的控制；电源电路，其把外部电源电压转换成内部电源电压以向所述闪速存储器提供所述内部电源电压；以及

熔丝，其保护至少所述闪速存储器免受过电流，其中所述高速缓冲存储器、所述控制器以及所述熔丝被安装在基片上。

附图说明

图1是根据本发明第一实施例的半导体存储器装置的配置例子的功能框图。

图2是图1中所示的半导体存储器装置的基片上的元件布局示例的平面图。

图3是根据本发明第二实施例的半导体存储器装置的一部分配置的功能框图。

具体实施方式

下面将参考附图详细地解释根据本发明的半导体存储器装置的示例性实施例。

第一实施例

图1是根据本发明第一实施例的作为半导体存储器装置的SSD的内部电路的功能配置示例的框图。在图1中，SSD1经由诸如AtAttachment(ATA)接口之类的存储器连接接口被连接到诸如CPU核心之类的主机设备100，并作用为主机设备100的外部存储器。SSD1能够经由诸如RS232C接口之类的通信接口向除错装置200发送数据并且从除错装置200接收数据。SSD 1包括多个NAND闪速存储器芯片(在下文中称之为“NAND存储器”)2、作为控制器的驱动控制电路3、高速缓冲存储器4、电源电路5、发光二极管(LED)7和熔丝10。

每个NAND存储器2都具有存储器基元晶体管结构，其中，电荷通过沟道正面上流动的FN(Fowler Nordheim)电流在硅基片和浮动栅(floatinggate)之间被取进取出。NAND存储器2在其中存储数据和应用程序。在这种情况下，图1中所示的单个NAND存储器2表示执行并行操作的块，四个块执行四个并行操作。NAND存储器2中的每一个都有例如16个安装于其上的NAND存储器芯片。高速缓冲存储器4由动态随机存取存储器(DRAM)等等来配置，并且作用为用于在主机设备和每个NAND存储器2之间数据传输的高速缓冲和工作区存储器。驱动控制电路3经由高速缓冲存储器4来控制主机设备100和每个NAND存储器2之间的数据传输，并控制SSD1中的元件。驱动控制电路3向状态显示LED 7提供状态显示信号，并且从电源电路5接收电源开/关复位信号，以便向它自己电路和SSD1中的各个单元提供复位信号和时钟信号。

电源电路5从主机设备100一侧的电源电路提供的外部直流电源生成多个不同的内部直流电流(DC)电源电压V1、V2和V3(例如，3.3V、1.8V和1.2V)，并且经由多个内部电源电压线路向SSD1内的每个电路提供这些内部DC电源电压V1、V2和V3。电源电路5检测外部电源的上升沿或下降沿，生成上电复位信号或断电复位信号，并且向驱动控制电路3提供生成的信号。