[发明专利]半导体存储器件及其控制方法

权利要求书

1.一种半导体存储器件，包括：

多个检测码产生器，每个检测码产生器被配置为产生多个检测 码之一以检测多个数据项中的错误；

多个第一校正码产生器，每个第一校正码产生器被配置为产生 多个第一校正码之一以校正多个第一数据块中的错误，所述第一数据 块中的每一个包含数据项之一和相应的检测码；

第二校正码产生器，被配置为产生第二校正码以校正第二数据 块中的错误，所述第二数据块包括所述第一数据块；和

半导体存储器，被配置为非易失性地存储所述第二数据块、第 一校正码和第二校正码，

其中，所述第二校正码的纠错能力高于所述第一校正码的纠错 能力。

2.如权利要求1所述的器件，进一步包括：

第一校正器，被配置为使用第一校正码校正第一数据块中的错 误；

检测器，被配置为使用检测码检测由第一校正器校正的数据项 中的错误，并产生表示在每一已校正的数据项中存在/不存在错误的 第一错误信息；和

第二校正器，被配置为使用第一错误信息和第二校正码，校正 已校正的数据项当中包括错误的若干个数据项中的错误。

3.如权利要求2所述的器件，进一步包括选择器，被配置为选择 和输出由第一校正器校正的数据项形成的第一已校正数据和由第二校 正器校正的数据项形成的第二已校正数据之一。

4.如权利要求3所述的器件，其中，

基于所述第一错误信息，选择器在第一已校正数据不包含错误 时输出第一已校正数据，并在第一已校正数据包含错误时输出第二已 校正数据。

5.如权利要求1所述的器件，其中，

半导体存储器使用第一尺寸作为最小单位执行数据读或写，和

每一数据项的尺寸等于第一尺寸。

6.如权利要求1所述的器件，进一步包括被配置为临时存储数据 项和检测码的临时存储电路。

7.如权利要求1所述的器件，其中，

检测码产生器并行执行产生检测码的处理，且

第一校正码产生器并行执行产生第一校正码的处理。

8.如权利要求2所述的器件，其中，第二校正器在由第一校正器 校正的数据项不包含错误时停止校正处理。

9.如权利要求1所述的器件，其中，该半导体存储器是NAND 闪速存储器。

10.一种控制半导体存储器件的方法，该方法包括：

分别产生多个检测码以检测多个数据项中的错误；

分别产生多个第一校正码以校正多个第一数据块中的错误，第 一数据块中的每一个包含数据项之一和相应的检测码；

产生第二校正码以校正第二数据块中的错误，第二数据块包含 第一数据块；和

非易失性地存储第二数据块、第一校正码和第二校正码，

其中，所述第二校正码的纠错能力高于所述第一校正码的纠错 能力。

11.如权利要求10所述的方法，进一步包括：

使用第一校正码校正第一数据块中的错误；

使用检测码在使用第一校正码校正的数据项中检测错误，由此 产生表示在每一已校正的数据项中存在/不存在错误的第一错误信 息；和

使用第一错误信息和第二校正码，校正已校正的数据项当中包 含错误的若干个数据项中的错误。

12.如权利要求11所述的方法，进一步包括选择和输出由使用第 一校正码校正的数据项形成的第一已校正数据和由使用第二校正码校 正的数据项形成的第二已校正数据之一。

13.如权利要求12所述的方法，

其中在输出步骤中，基于该第一错误信息，在第一已校正数据 不包含错误时输出第一已校正数据，且在第一已校正数据包括错误时 输出第二已校正数据。

14.如权利要求10所述的方法，其中，每一数据项的尺寸等于读 数据或写数据的尺寸。

15.如权利要求10所述的方法，其中，在检测码产生步骤中，并 行地执行产生检测码的处理，以及

在第一校正码产生步骤中，并行执行产生第一校正码的处理。