[发明专利]存储器系统

说明书

技术领域

本发明涉及一种存储器系统，例如，涉及一种使用NAND闪速存储器的存储器系统。

背景技术

半导体存储器用于大型计算机的主存储器、个人计算机、家用电器、便携式电话等等中。闪速EEPROM非易失性存储器(下文中为“NAND闪速存储器”)应用于各种存储介质(SD卡、MMC(多媒体卡)、MS(磁条)卡、CF(紧凑式闪存)卡、USB存储器、SSD(固态盘)等等)。NAND闪速存储器用作数字相机、数字摄像机、MP3音乐设备、移动设备、数据电视等等中的图像、移动图片、声音、游戏等等的信息存储介质。此外，NAND闪速存储器还用作个人计算机的HDD的替代存储介质。

NAND闪速存储器以由多个存储器基元(memory cell)构成的页为单位执行数据写入/读取操作，并以由多个页构成的块为单位执行数据擦除操作。在数据写入/读取操作的验证中，通过将被认定为缺陷块的块视为坏块，在正常操作中不对这些块进行存取。在一个存储器芯片中，在一定程度上允许坏块。可允许的坏块数目可以被任意地设定。

在包括多个存储器芯片的NAND闪速存储器系统中，所述多个存储器芯片并行操作，以实现数据的高速读取/高速写入。当并行操作多个存储器芯片时，在多个存储器芯片中，其读取/写入有效的块也必须共同有效。因此，在将要并行操作的多个存储器芯片中，有效块的数目，即，存储器容量，受到多个存储器芯片当中具有最大坏块数目的存储器芯片的限制。如果一个芯片在并行操作的多个存储器芯片中具有大数目的坏块，那么存储器容量就由这个芯片所决定。例如，当并行操作的四个芯片的每一个中的坏块的数目分别为一个、五十个、两个和三个时，并行操作的四个芯片的有效块的总数目就受到具有五十个坏块的存储器芯片的限制。在这种情况下，其它三个芯片中未使用的有效块成为浪费。

发明内容

根据本发明实施例的存储器系统包括：

多个存储器芯片，其排布有多个擦除块，所述擦除块分别通过用多个页排布而形成且作为擦除单位，所述页分别通过用多个存储器基元排布而形成且作为写入单位或读取单位，所述存储器基元具有浮栅，在所述存储器基元中可以电擦除、写入和读取数据；

多个IO线组，其连接到所述多个存储器芯片，传送确定所述擦除块的地址信号，并传送将要写入所述存储器基元中的数据和将要从所述存储器基元读取的数据；以及

控制器，其控制所述多个存储器芯片，其中

连接到所述多个IO线组中的同一IO线组的存储器芯片形成存储器组，且所述多个IO线组的每一个中的存储器组被划分为第一至第n(n为等于或大于二的自然数)子存储器组，并且

在所述多个存储器组中的第k(k为从1至(n-1)的自然数)子存储器组中具有最小的坏块数目的存储器芯片中的坏块数目大于在所述多个存储器组中的第(k+1)子存储器组中具有最大的坏块数目的存储器芯片中的坏块数目，所述坏块是其中不能正确地执行数据的擦除、写入或读取的擦除块。

根据本发明实施例的存储器系统包括：

多个存储器芯片，其排布有多个擦除块，所述擦除块分别通过用多个页排布而形成且作为擦除单位，所述页分别通过用多个存储器基元排布而形成且作为写入单位或读取单位，所述存储器基元具有浮栅，在所述存储器基元中可以电擦除、写入和读取数据；

多个IO线组，其连接到所述多个存储器芯片，传送确定所述擦除块的地址信号，并传送将要写入所述存储器基元中的数据和将要从所述存储器基元读取的数据；以及

控制器，其控制所述多个存储器芯片，其中

连接到所述多个IO线组中的同一IO线组的存储器芯片形成存储器组，且所述多个IO线组的每一个中的存储器组被划分为第一至第n(n为等于或大于二的自然数)子存储器组，并且

在所述多个存储器组中的第k(k为从1至(n-1)的自然数)子存储器组中的坏块总数目大于在所述多个存储器组中的第(k+1)子存储器组中的坏块总数目，所述坏块是其中不能正确地执行数据的擦除、写入或读取的擦除块。

附图说明

图1是示出根据本发明第一实施例的存储器系统的一个实例的配置图；

图2是示出根据第一实施例的NAND闪速存储器控制器(下文中简称为“控制器”)的框图；

图3是NAND EEPROM的基元串的平面图；

图4是NAND EEPROM的两个存储器基元的截面图；

图5是图3中所示的基元串的等效电路图；

图6是示出存储器块的电路图；

图7是存储器芯片的坏块数目的分布图；