[发明专利]半导体存储器装置有效
申请号: | 200880006997.4 | 申请日: | 2008-12-22 |
公开(公告)号: | CN101641747A | 公开(公告)日: | 2010-02-03 |
发明(设计)人: | 永嵨宏行 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G11C29/00 | 分类号: | G11C29/00 |
代理公司: | 北京市中咨律师事务所 | 代理人: | 杨晓光;于 静 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 | ||
1.一种三维堆叠的NAND闪速存储器装置,包括:
堆叠的存储器基元阵列,其具有层叠在一个芯片上的多个存储器基元 层,其中单独的存储器基元层中的每一个具有多个块,且在每一个存储器 基元层中所述块的数目相同;
层品质信息存储电路,其能够存储层品质信息,所述层品质信息指示 出所述单独的存储器基元层是正常存储器基元层还是缺陷存储器基元层, 以便将其中所发现的缺陷块的数目等于或大于预定数目的存储器基元层识 别为缺陷存储器基元层并将其他的存储器基元层识别为正常存储器基元 层;以及
地址转换电路,其中如果从外部输入的外部输入的地址对应于在所述 缺陷存储器基元层中的块,则所述外部输入的地址被地址转换以便对应于 在所述正常存储器基元层中的块,从而所述缺陷存储器基元层被隔离。
2.根据权利要求1的三维堆叠的NAND闪速存储器装置,还包括切 换电路,所述切换电路中的每一个是为所述块中的每一个而设置,且允许 或阻止在所述块与行控制电路之间的连接,所述行控制电路对所述块的字 线施加预定的电压。
3.根据权利要求2的三维堆叠的NAND闪速存储器装置,还包括:
块地址产生电路,其基于存储在所述层品质信息存储电路中的所述层 品质信息而产生在所述缺陷存储器基元层中的所述块的块地址;
其中所述切换电路阻止对应于所述块地址的块与所述行控制电路之间 的连接。
4.根据权利要求2的三维堆叠的NAND闪速存储器装置,还包括:
复用器电路,其基于存储在所述层品质信息存储电路中的所述层品质 信息而产生分配到与所述存储器基元层中的所述块中的每一个对应的所述 切换电路中的每一个的一个层选择信号,所述层选择信号是针对所述存储 器基元层中的每一个而产生的,其中当包含所述块的存储器基元层是所述 正常存储器基元层时,所述层选择信号是第一信号,而当包含所述块的存 储器基元层是所述缺陷存储器基元层时,所述层选择信号是第二信号,
其中当所述层选择信号是所述第二信号时,所述切换电路阻止所述行 控制电路与所述块之间的连接。
5.根据权利要求2的三维堆叠的NAND闪速存储器装置,还包括:
电平移位器电路,所述电平移位器电路中的每一个是为所述存储器基 元层中的每一个而设置,其中输入为多个存储器基元层所共用的栅极电压, 所述切换电路需要所述栅极电压以允许所述行控制电路与所述块之间的所 述连接,其中基于在所述层品质信息存储电路中存储的所述层品质信息, 所述电平移位器电路中的每一个将所述栅极电压输出到与所述正常存储器 基元层中的块对应的所述切换电路而不将所述栅极电压输出到与所述缺陷 存储器基元层中的块对应的所述切换电路。
6.一种半导体存储器系统,包括:
存储器芯片;以及
控制器;
所述存储器芯片具有:
堆叠的存储器基元阵列,其具有层叠在一个芯片上的多个存储器 基元层,其中单独的存储器基元层中的每一个具有多个块,且在每一个存 储器基元层中所述块的数目相同;以及
层品质信息存储电路,其能够存储层品质信息,所述层品质信息 指示出所述单独的存储器基元层是正常存储器基元层还是缺陷存储器基元 层,以便将其中所发现的缺陷块的数目等于或大于预定数目的存储器基元 层识别为缺陷存储器基元层并将其他的存储器基元层识别为正常存储器基 元层;并且
其中所述控制器将控制信号和地址增加到所述存储器芯片,并向所述 存储器芯片发送数据和从所述存储器芯片接收数据,其中基于存储在所述 层品质信息存储电路中的所述层品质信息,所述控制电路判定将增加到所 述存储器芯片的所述地址对应于所述正常存储器基元层还是对应于所述缺 陷存储器基元层,并且不提供对被判定为对应于所述缺陷存储器基元层的 地址的存取,从而所述缺陷存储器基元层被隔离。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880006997.4/1.html,转载请声明来源钻瓜专利网。