[发明专利]半导体材料内的沟槽形成无效
申请号: | 200880007500.0 | 申请日: | 2008-02-06 |
公开(公告)号: | CN101627468A | 公开(公告)日: | 2010-01-13 |
发明(设计)人: | 马克·D·霍尔;格伦·C·阿别利;约翰·M·格兰特 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | H01L21/76 | 分类号: | H01L21/76 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 刘光明;穆德骏 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体材料 沟槽 形成 | ||
1.一种用于在半导体层上形成半导体器件的方法,包括:
在半导体层上形成栅极介质层;
在所述栅极介质层上形成栅极材料层;
图案化所述栅极材料层以形成栅极结构;
使用所述栅极结构作为掩模在所述半导体层内注入;
穿过所述栅极结构刻蚀以形成第一图案化栅极结构,以及穿过所 述半导体层刻蚀以在所述半导体层内形成围绕所述半导体层的第一部 分和第二部分及所述图案化栅极结构的沟槽;以及
用绝缘材料填充所述沟槽。
2.如权利要求1所述的方法,还包括:
在所述栅极结构的侧壁上形成侧壁间隔物;以及
使用所述栅极结构以及所述侧壁间隔物作为掩模在所述第一部分 和所述第二部分内注入。
3.如权利要求1所述的方法,还包括将导电线电连接到所述第一 图案化栅极结构。
4.如权利要求1所述的方法,其中电连接步骤包括:
在所述衬底上面沉积绝缘层;
在至少部分所述栅极上面在所述绝缘层内形成沟槽;以及
用导电材料填充所述绝缘层内的沟槽。
5.如权利要求1所述的方法,其中电连接步骤包括:
在所述第一图案化栅极结构上面沉积金属层;以及
图案化所述金属层以在所述第一图案化栅极结构上面留下部分所 述金属层。
6.如权利要求1所述的方法,还包括:
在填充沟槽步骤后,在所述半导体层中在所述第一部分、所述第 一图案化栅极结构以及所述第二部分上面形成应力物层,其中所述应 力物层在所述第一和第二部分上面的高度比所述第一图案化栅极结构 的高度大。
7.如权利要求6所述的方法,其中形成应力物步骤的特征还在于 所述应力物包括氮化物。
8.如权利要求1所述的方法,其中刻蚀步骤的特征还在于所述第 一图案化栅极结构具有与所述半导体层内的沟槽有共同边界的端部, 所述第一部分在所述第一图案化栅极结构的第一侧上,并且所述第二 部分在所述第一图案化栅极结构的第二侧上。
9.如权利要求1所述的方法,其中:
穿过所述栅极结构刻蚀的步骤的特征还在于形成第二图案化栅极 结构,其中所述第一和所述第二图案化栅极结构由所述沟槽的宽度隔 开。
10.如权利要求1所述的方法,其中填充沟槽的步骤包括:
在所述沟槽的侧壁上形成沟槽侧壁间隔物;以及
在形成沟槽侧壁间隔物的步骤之后,在所述沟槽内沉积绝缘材料。
11.一种用于在半导体层上形成半导体器件的方法,包括:
在所述半导体层上形成栅极结构;
使用所述栅极结构作为掩模执行注入;
在注入步骤后,通过穿过所述栅极结构以及所述半导体层刻蚀以 在所述半导体层内形成沟槽,在所述半导体层内限定有源区,其中该 刻蚀在所述有源区内产生图案化栅极结构;以及
在所述沟槽内沉积隔离材料。
12.如权利要求11所述的方法,其中限定步骤的特征还在于所述 图案化栅极结构具有两端,其中每一端与所述沟槽限定的有源区边界 有共同边界。
13.如权利要求12所述的方法,其中形成栅极结构的步骤的特征 还在于包括由多晶硅和金属构成的组中的一个,该方法还包括:
在形成栅极结构之前,在所述半导体层上形成高k介质作为栅极 介质。
14.如权利要求12所述的方法,还包括:
在填充沟槽步骤后,在与所述图案化栅极结构相邻的有源区上面 以及图案化相邻上面形成应力物;以及
将导电线电连接到所述图案化栅极结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880007500.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造