[发明专利]短沟道低电压、中间电压和高电压CMOS装置

说明书

技术领域

本发明涉及互补MOSFET，且更明确地说，涉及具有LV、MV和HV实施例的CMOS 短沟道装置。

背景技术

具有短沟道的MOSFET是有利的，因为它们与常规MOSFET相比，使用芯片上的 较少面积，从而允许芯片上的更多功能性，具有较低的接通电阻(R_on)，且具有较快的 切换特性。然而，缩短沟道通常会引起一般被称为“短沟道效应”的缺点。此些效应包 含到达栅极氧化物中且到达装置衬底中的热载流子注入(HCI)，其影响装置的可靠性， 且可使装置的R_on降级。另一短沟道效应是装置的穿通电压的减小，因此，装置的漏极 到源极的击穿电压(BV_dss)减小。所述效应对于在中间电压和高电压应用中使用的 MOSFET来说特别成问题，尤其是在此些MOSFET与低电压电路位于同一裸片上的情 况下。

因此，与现有技术短沟道MOSFET相比减小这些短沟道效应的短沟道LV、MV和 HV装置是合乎需要的。

另外，可与LV装置放置在同一裸片上的短沟道MV和HV CMOS装置也是合乎需 要的。

发明内容

本发明的一种形式包括N沟道MOSFET(NMOS)，其具有位于衬底上的P^-外延层， 其中源极和漏极形成于所述外延层中，且位于栅极的相对侧，所述栅极位于栅极氧化物 上，所述栅极氧化物位于所述外延层上。第一N型缓冲层从源极下横向延伸到外延层的 顶部表面处的栅极的离源极最近的第一边缘与所述栅极的中部之间的位置，且第二N型 缓冲层从漏极下横向延伸到外延层的顶部表面处的栅极的离漏极最近的第二边缘与所 述栅极的中部之间的位置。另外，第一P型块层从第一N型缓冲层横向延伸到外延层的 顶部表面处的栅极下比到源极更靠近漏极的位置，且第二P型块层从第二N型缓冲层横 向延伸到外延层的顶部表面处的栅极下比到漏极更靠近源极的位置，所述第一和第二P 型块层在栅极下的区中彼此上覆。

本发明的另一形式包括P沟道MOSFET(PMOS)，其具有位于衬底上的P^-外延层 以及形成于所述外延层中的N^-槽。源极和漏极形成于外延层中，且位于栅极的相对侧， 所述栅极位于栅极上，所述栅极位于外延层上。第一P型缓冲层从源极下横向延伸到外 延层的顶部表面处的栅极的离源极最近的第一边缘与所述栅极的中部之间的位置，且第 二P型缓冲层从漏极下横向延伸到外延层的顶部表面处的栅极的离漏极最近的第二边缘 与所述栅极的中部之间的位置。另外，第一N型块层从第一P型缓冲层横向延伸到外延 层的顶部表面处的栅极下比到源极更靠近漏极的位置，且第二N型块层从第二P型缓冲 层横向延伸到外延层的顶部表面处的栅极下比到漏极更靠近源极的位置，所述第一和第 二N型块层在栅极下的区中彼此上覆。

本发明的又一形式包括形成于衬底上的一对互补N沟道MOSFET(NMOS)与P沟 道MOSFET(PMOS)(CMOS)装置，其包含上文所述的NMOS FET和上文所述的PMOS FET。

在再一形式中，本发明包含一种用于通过在P⁺衬底上生长P^-外延层、形成位于所述 外延层上的栅极氧化物层且在所述栅极氧化物层上形成栅极来形成N沟道MOSFET (NMOS)的方法。所述方法还包含形成与栅极的相对侧对准的两个上部N型缓冲区， 以及与栅极的相对侧对准的两个下部P型块缓冲区，其每一者位于所述上部缓冲区中的 每一者的下方，所述下部块缓冲区横向延伸经过栅极的中部，使得所述两个下部块缓冲 区在栅极下重叠，上部缓冲区和下部块缓冲区在单个遮蔽操作后形成。

在又一形式中，本发明包含一种用于通过在P⁺衬底上生长P^-外延层，在所述外延层 中形成延伸到所述外延层的顶部表面的N^-槽，形成位于所述外延层上的栅极氧化物层且 在所述栅极氧化物层上形成栅极来形成P沟道MOSFET(PMOS)的方法。所述方法进 一步包含形成与栅极的相对侧对准的两个上部P型缓冲区，以及与栅极的相对侧对准的 两个下部N型块缓冲区，其每一者位于所述上部缓冲区中的每一者的下方，所述下部块 缓冲区横向延伸经过栅极的中部，使得所述两个下部块缓冲区在栅极下重叠，上部缓冲 区和下部块缓冲区在单个遮蔽操作后形成。