[发明专利]层叠正温度系数热敏电阻

说明书

技术领域

本发明涉及一种层叠正温度系数热敏电阻，更详细地，涉及一种在过电流保护用、温度检测用等中使用的层叠正温度系数热敏电阻。

背景技术

近年来，在电子设备的领域中推进小型化，即使在具有用于此的正的电阻温度特性的正温度系数热敏电阻也推进芯片化。作为该类芯片化的正温度系数热敏电阻，例如公知一种层叠正温度系数热敏电阻。

通常，这种层叠正温度系数热敏电阻例如具有BaTiO₃系的多个半导体陶瓷层和内部电极交互层叠的陶瓷基体，且隔着半导体陶瓷层在层叠方向上相邻的内部电极在陶瓷基体的端面被交替引出，按照与所述内部电极电连接的方式在所述陶瓷基体的端部形成有外部电极。

另外，作为构成所述内部电极的导电性材料，广泛应用一种导电性良好且便宜的Ni等贱金属材料。并且，所述陶瓷基体是在作为半导体陶瓷层的陶瓷印刷基板(green sheet)上，对含有了作为内部电极的贱金属材料的导电性膏进行丝网印刷而形成导电层，在层叠了形成导电层的陶瓷印刷基板后，利用未形成导电层的陶瓷印刷基板夹持而进行压接，其后通过在规定的气氛下进行一体焙烧而形成的。此时，若在大气气氛中一体焙烧，则由于Ni等贱金属材料容易被氧化，因此上述一体焙烧在还原气氛下进行。

另一方面，若如上述在还原气氛下一体焙烧半导体陶瓷层和内部电极 而形成，则半导体层陶瓷层也会被还原，不能获得充分的电阻变化率。由此，为了确保希望的电阻变化率，在还原气氛下进行了一体焙烧后，在大气气氛下或氧气气氛下进行再氧化处理。

但是，该再氧化处理难以控制热处理温度，由于氧气难以遍布至陶瓷基体的中央部，因此产生氧气不均匀，由此会得不到充分的电阻变化率。

因此，例如专利文献1所述，提议一种：在包括使浸渍了玻璃成分的陶瓷基体的电子构件主体的表面上形成电极，且陶瓷基体的相对密度为90％以下的陶瓷电子构件。

在该专利文献1中，通过降低半导体陶瓷层的烧结密度且增大该半导体陶瓷层的空孔率，以便氧气容易遍布至陶瓷基体的中央部以此确保希望的电阻变化率。

另外，在对层叠正温度系数热敏电阻进行基板安装时，通常通过逆流加热处理焊接到基板上。但是，如专利文献1，若半导体陶瓷层的空孔率提高，则焊锡所包括的助熔剂会经由位于陶瓷基体表面上的半导体陶瓷层的空孔浸入到陶瓷基体的内部，由于会导致耐电压降低。

于是，在专利文献1中，通过使玻璃成分浸渍到陶瓷基体中，从而在陶瓷基体表面的所述空孔上形成玻璃膜。由此，能够防止助熔剂浸入到陶瓷基体的内部。

另外，在专利文献2中公开了一种按照每个半导体陶瓷层使空孔的比例变化的在先技术。具体地说，提议一种在作为处于分别位于靠近层叠方向最外侧的2个内部电极间的有效层的多个所述热敏电阻层中，使处于层叠方向的中央部的热敏电阻层的空隙率比处于层叠方向外侧的热敏电阻层的孔隙率高的层叠正温度系数热敏电阻。

在该专利文献2中，使用使聚苯乙烯粒子等有机材料混合后的粘合剂，获得该有机材料的含有比例不同的多种陶瓷印刷基板。并且，为使在位于陶瓷基体的层叠方向的中央部的陶瓷印刷基板上有机材料的含有比例较高且在位于层叠方向外层的陶瓷印刷基板上有机材料的含有比例变低，而对有机材料的含有比例不同的多种陶瓷印刷基板进行层叠，进行焙烧处理而使所述有机材料烧掉从而形成了空孔。由此，使处于陶瓷基体的层叠方向的中央部的所述热敏电阻层的空隙率比处于层叠方向的外侧的所述热敏电阻层的空隙率高。换言之，位于陶瓷基体表面的半导体陶瓷层的空孔率形成为比陶瓷基体的中央部低。

专利文献1：日本特开2002-217004号公报专利文献2：日本特开2005-93574号公报

但是，如专利文献1，在要在陶瓷基体表面的空孔上形成玻璃膜的情况下，若空孔数变多，则通过玻璃成分的种类及浸渍/干燥煅烧条件，会无法充分填埋空孔，其结果助熔剂侵入陶瓷基体的内部从而导致耐电压降低。

因此，在这种层叠正温度系数热敏电阻中，如专利文献2，考虑优选使位于陶瓷基体表面的半导体陶瓷层的空孔率比陶瓷基体的中央部低。

但是，在用专利文献2的方法使每个半导体陶瓷层的空孔率不同的情况下，聚苯乙烯等有机材料自身作为粘合剂而不起作用。由此，对包括多种有机材料的陶瓷印刷基板进行层叠、压接而焙烧。由此，会导致半导体层间的粘附性不充分、发生剥层(层间剥离)。

另外，作为使半导体陶瓷层的空孔率不同的方法，也考虑了使陶瓷印刷基板中的粘合剂的含有量自身不同的方法。