[发明专利]片上存储单元及其制造方法

说明书

发明领域

本发明公开的实施例一般涉及存储单元，且尤其涉及基于三门的嵌入式 DRAM单元。

发明背景

随着每一代的技术升级和增加的晶体管数，微处理器界随时准备转移到多 核平台。这意味着具有四个或更多微处理器核，每个核具有它自己的在同一管 芯上的片上集成专用低级(L1/L2)高速缓存。这改进了并行性且增强总体的 微处理器性能而不消耗过多的功率。然而，在通常遇到的“高速缓存未命中” 的情形中，需要存取位于片外的物理存储器，且这会导致功率和性能损耗两者。 因此，非常需要由很多核共享的片上、大尺寸、密集的物理存储器。寄存器堆 单元和6晶体管(6T)静态随机存取存储器(SRAM)高速缓存是最常见的嵌 入式存储单元，它与以同一速度操作的逻辑晶体管一起使用。通常可购买到的 微处理器产品中提供的典型L2高速缓存的范围是2-4兆字节。尽管如此，还 需要高带宽、高密度片上存储块以提高性能，诸如嵌入式动态随机存取存储器 (DRAM)。

附图简述

通过阅读以下的详细描述并结合附图将更好地理解所公开的实施例，附图 中：

图1是根据本发明实施例的片上存储单元的立体图；

图2是示出关于本发明的实施例的每单位面积的电荷电容和每单位面积 的栅漏电流的曲线图；以及

图3是示出制造根据本发明实施例的片上存储单元的方法的流程图。

为了简化和清楚说明的目的，附图示出一般的构造方式，且省略公知特征 和技术的描述和细节，以避免不必要地使所述本发明的实施例的讨论晦涩。另 外，附图中的元件不一定是按比例绘制的。例如，附图中的某些元件的尺寸相 对于其它元件被放大，以有助于改进对本发明的实施例的理解。在不同附图中 相同的附图标记指示相同的元件。

在说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四” 等(如果有的话)用于在类似元件之间进行区分，且未必是用于描述特定次序 或时间顺序。应该理解如此使用的数据在适当情况下是可以互换的，使得本文 所述的本发明的实施例例如能够以本文示出或以其它方式描述的次序以外的 次序操作。类似地，如果本文中方法被描述为包括一系列步骤，则如本文呈现 的这些步骤的顺序不一定是可执行这些步骤的唯一顺序，且某些所述步骤可被 省略和/或可能将本文未描述的某些其它步骤添加到该方法中。此外，术语“包 括”、“包含”、“具有”及其任何变形旨在适用非排他地包括，使得包括一 系列要素的过程、方法、制品或装置不一定限于这些要素，但可包括未明确列 出或这些过程、方法、制品或装置所固有的其它要素。

在说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶”、 “底”、“上”、“下”等(如果有的话)用于描述的目的，且不一定用于描 述永久的相对位置。应该理解如此使用的数据在适当情况下是可以互换的，使 得本文所述的本发明的实施例例如能够以本文示出或以其它方式描述的方向 以外的其它方向操作。如本文所使用的术语“耦合”被定义为电或非电方式的 直接或间接连接。

附图的详细描述

在本发明的一个实施例中，片上存储单元包括三门存取晶体管(access transistor)和三门电容器。片上存储单元可以是三维三栅晶体管和电容器结构 上的嵌入式DRAM，它与现有三栅逻辑晶体管制造工艺完全兼容。本发明的实 施例使用高肋片纵横比和固有的较大表面积的三栅晶体管，从而用反向模式三 栅电容器来替换商品DRAM中的“沟槽”电容器。三栅晶体管的高侧壁提供 了足够大的表面积来在小的单元面积中提供存储电容，从而解决了将大的、高 密度1T-1C DRAM存储元件与逻辑技术工艺集成的需要。