[发明专利]具有内部位FIFO电路的计算单元

权利要求书

1.一种具有内部位先进先出(FIFO)电路的计算单元，所述计算单 元包括：

算法逻辑单元；

本地可配置填充和溢出随机存取存储器阵列，包括仅在所述计算单 元中可寻址的查询表；

配置寄存器，包括FIFO基地址字段、长度字段和读/写模式字段， 用于将所述查询表的一部分配置为提供具有随机位数的位流的位FIFO电 路；和

读/写指针寄存器，响应于具有查询表标识字段、位长度字段和寄存 器析取/存放字段的指令，用于在单个周期内在所述位FIFO电路和数据 寄存器之间选择性地传送具有在所述位长度字段中指定的长度的位字 段；

其中，所述位字段在单个周期内在所述FIFO电路和所述数据寄存器 之间选择性地传送。

2.权利要求1的计算单元，其中，所述配置寄存器还包括小/大端 模式字段。

3.权利要求1的计算单元，其中，所述配置寄存器和所述读/写指 针寄存器和所述指令一起配置为使得传送位字段包括从所述位FIFO电路 析取位字段并且将其保存在所述数据寄存器中。

4.权利要求1的计算单元，其中，所述配置寄存器和所述读/写指 针寄存器和所述指令一起配置为使得传送位字段包括将位字段从所述数 据寄存器存放到所述位FIFO电路中。

5.权利要求1的计算单元，其中，所述读/写指针寄存器包括用于 记录所述指定长度的字地址字段和位位置字段。

6.权利要求1的计算单元，还包括用于限定高水印和低水印的水印 寄存器，在所述高水印之上位FIFO电路溢出到外部存储装置，在所述低 水印之下位FIFO电路从外部存储装置以连续位流操作数填充。

7.权利要求6的计算单元，其中，使用外部存储装置的填充和溢出 以32位字发生。

8.权利要求7的计算单元，其中，所述32位字是存储器对齐的。

9.权利要求1的计算单元，其中，所述数据寄存器配置在所述计算 单元中。

10.权利要求1的计算单元，其中，所述查询表包括多个位FIFO。

11.权利要求1的计算单元，其中，所述数据寄存器配置在所述计 算单元外部。

12.一种数字信号处理器，包括：

至少一个数据寄存器；和

多个计算单元，每个计算单元包括互相和使用所述至少一个数据寄 存器来通信的多个元件，所述多个元件包括：

算法逻辑单元；

可配置填充和溢出随机存取存储器阵列，包括仅在所述计算单元中 可寻址的查询表；

配置寄存器，包括FIFO基地址字段、长度字段和读/写模式字段， 用于将所述查询表的一部分配置为提供具有随机位数的位流的位FIFO电 路；和

读/写指针寄存器，响应于具有查询表标识字段、位长度字段和寄存 器析取/存放字段的指令，用于在单个周期内在所述位FIFO电路和所述 至少一个数据寄存器之间选择性地传送所指定长度的位字段。

13.权利要求12的数字信号处理器，其中，对于所述至少一个计算 单元，所述配置寄存器和所述读/写指针寄存器和所述指令一起配置为使 得传送位字段包括从所述计算单元的所述位FIFO电路析取位字段并且将 其保存在所述至少一个数据寄存器中。

14.权利要求13的数字信号处理器，其中，所述至少一个计算单元 包括共享一个数据寄存器的多个计算单元。

15.权利要求13的数字信号处理器，其中，所述至少一个计算单元 的每一个包括单独的数据寄存器。