[发明专利]具有内部位FIFO电路的计算单元

说明书

相关申请

本申请与申请日为2005年10月26日由Wilson等人提交 的名称为″IMPROVED PIPELINED DIGITAL SIGNALPROCESSOR″的美国专 利申请11/258801(AD-432J)有关，其通过引用包含于此。

技术领域

本发明涉及具有内部位FIFO电路的计算单元。

背景技术

数字信号处理器是专用处理器，其最适宜用于诸如数字滤 波、语音分析和合成或者视频编码和译码来产生压缩位流的数字信号处 理应用。特定的通信或者视频应用可以使用霍夫曼编码，其使用可变长 编码方案(与每个码字使用固定数量的位的编码方案相对照)。霍夫曼编 码将最高频率出现的码字的位的总数最小化。该编码基于已知概率来选 择位的数量，使得当这些位到达数据流中时译码数据位流。由于最常出 现的字符短并且不常出现的字符长，所以该编码实现了数据的紧密打包， 其中，具有最高出现概率的最短字符仅有一位长。大部分数字信号处理 器被设计为操纵具有固定字长(例如，8位、16位或者32位字)的数据。 当处理器需要操纵非标准字长时，其典型地使用位FIFO电路来实现，该 位FIFO电路可以处理任何指定长度的位字段。这种装置的一个缺陷是它 们在计算单元外部的存储装置中实现，使得当要求读或者写的存取时都 可能发生迟滞。由于只有通过数据地址发生器(DAG)才能够存取外部存 储装置，所以这种情况被进一步恶化。依赖于外部位FIFO电路的另一个 问题是其增加了信号必须传播的距离并且因此限制了操作周期的速度。

发明内容

因此，本发明的目的是提供具有内部位FIFO电路的改进的 计算单元。

本发明进一步的目的是提供具有内部位FIFO电路的这样的 改进的计算单元，其使用计算单元的查询表来实现位FIFO电路。

本发明更进一步的目的是提供具有内部位FIFO电路的这样 的改进的计算单元，其可以有条件地从外部存储装置填充并且溢出到外 部存储装置。

本发明更进一步的目的是提供具有内部位FIFO电路的这样 的改进的计算单元，其设置高和低水印来限定用于连续位流操作数的窗。

本发明更进一步的目的是提供具有内部位FIFO电路的这样 的改进的计算单元，其以32位存储器对准的字来填充和溢出。

本发明更进一步的目的是提供具有内部位FIFO电路的这样 的改进的计算单元，其中填充和溢出在高和低水印的条件下发生。

本发明更进一步的目的是提供具有内部位FIFO电路的这样 的改进的计算单元，其可以在外部存储装置和任一计算单元数据寄存器 之间在一个周期中以连续位流的形式传送指定长度的位字段。

本发明更进一步的目的是提供具有内部位FIFO电路的这样 的改进的计算单元，其可以仅使用查询表的一部分并且在一个或者多个 查询表中可以存在多于一个的位FIFO电路。

本发明更进一步的目的是提供具有内部位FIFO电路的这样 的改进的计算单元，其可以从左到右(大端)或者从右到左(小端)来 存放/析取数据。

本发明通过以下方式实现，可以通过在计算单元中配置查 询表来限定位FIFO基地址、长度和读/写模式，并且使用读/写指针寄存 器来在计算单元中内部提供位FIFO；该读/写指针寄存器响应于具有查询 表标识字段、位字段长度和寄存器析取/存放字段的指令，用于在单个周 期内在所述FIFO电路和所述数据寄存器之间选择性地传送指定长度的位 字段。

然而，在其他实施例中，本发明不必实现所有这些目的并 且本申请的权利要求不应被限制为能够实现这些目的的结构或者方法。

本发明的特征在于具有包括至少一个数据寄存器、查询表、 配置寄存器和读/写指针寄存器的内部位FIFO电路的计算单元；其中配 置寄存器包括FIFO基地址、长度和读/写模式字段，用于将查询表的一 部分配置为位FIFO电路；该读/写指针寄存器响应于具有查询表标识字 段、位字段长度和寄存器析取/存放字段的指令，用于在单个周期内在所 述FIFO电路和所述数据寄存器之间选择性地传送指定长度的位字段。