[发明专利]用于一致触发具有可调触发电压的多触指半导体器件的结构和电路技术

说明书

技术领域

本发明涉及半导体电路系统，更特别地，涉及用于一致触发多触指 (multifinger)半导体器件的半导体电路。

背景技术

在典型的CMOS电路系统中，为了各种目的，在芯片的宽区域上利用和 分布具有多个触指的半导体器件。该多触指半导体器件也可被当作是具有公 共控制组件(例如晶体管或闸流管的栅极)的多个并联器件。典型示例是需 要遍布在芯片上、以并联连接的方式放置MOSFET的多个触指的静电放电 (ESD)保护电路。在这种情况下，跨越芯片区域的多个触指的分布不但是 具有优势的，而且对可能发生在芯片上任何地方的潜在的静电放电事件提供 最大保护是必要的。通过将并联连接的各个触指的源极和漏极连接而形成大 的多触指栅极接地NMOSFET(GGNMOSFET)，该ESD器件能够处理比任 何单个触指更大量的静电充电。

在ESD事件中，由于电路上的电压峰值与该多触指ESD保护MOSFET 能够通过的电流量成反比例，所以，优选地，多触指ESD保护MOSFET的 所有触指导通，以最大化该ESD电路的充电处理容量。然而，典型地，由于 多个触指之间的电路参数的差异，该ESD保护MOSFET的多个触指并不同 时导通。更加糟糕的是，一旦导通一个触指，则由多触指MOSFET中的所有 触指共享的漏极上的电压迅速跳回到较低的值，以防止其余触指导通。在这 种情况下，该ESD保护MOSFET能够通过的电流量被限于一个导通的触指 能够通过的电流。

图1示出了一种半导体芯片，其具有ESD保护MOSFET电路，该ESD 保护MOSFET电路被提供有在芯片区域上分布的多个触指。该ESD保护 MOSFET的一个触指10被圆圈标记，且表示出漏极12、栅极14和源极18。 图1中也示出了衬底环触点(ring contact)19、或保护环。该ESD保护MOSFET 的每个触指10的源极与该衬底环触点19电接触，以将该ESD保护电路接地。

图2A示出由ESD保护NMOSFET的触指20和I/O垫片21(I/O pad) 组成的电子电路。该触指的栅极连结在一起，且接地，以形成栅极接地的 NMOSFET(GGNMOSFET)配置。该触指20包括漏极22、栅极24、源极 28、寄生NPN双极晶体管和寄生电阻器27。同样，在触指20的本体26和 漏极22之间示出寄生碰撞电离电流源23。

该寄生NPN双极晶体管和寄生电阻器27源自该ESD保护NMOSFET的 触指20的物理结构。在典型的CMOS电路中，在具有n型掺杂的源极28和 n型掺杂的漏极22的P衬底上构建NFET。因此，NFET的源极28、本体26 和漏极22形成寄生NPN双极晶体管，其源极28作为发射极，本体26作为 基极，以及漏极22作为集电极。由于形成源极28和本体26的半导体材料具 有有限的阻抗，所以，在每个触指的源极28和本体26之间存在寄生电阻。 此外，由于该源极28被连结到环绕芯片区域的边缘而放置的衬底环触点19， 所以，在源极28和衬底环触点(在图2A中并未明确示出)之间存在有限电 阻。该寄生电阻器27反映出上面所提到的两个寄生电阻，且具有从本体26 到衬底环触点的路径的电阻值。因此，图2中的电路反映出图1中所示的ESD 保护NMOSFET电路的物理触指10的寄生成分。

该碰撞电离源23仿真在NMOSFET的一个触指的本体26和漏极22之间 的反向偏置结中的寄生碰撞电离电流。其将自然地发生，这是由于，该漏极 22是N型掺杂的，且该本体26是P型掺杂的衬底，同时，向漏极22施加相 对于本体26更大的正电压，并因此而形成反向偏置二极管。该电流能够被建 模为漏极-本体电压的指数函数。

对于图1和图2A的细查示出：在ESD保护NMOSFET的各触指10之 间的电路参数的差异。即使ESD保护NMOSFET的每个触指10的非寄生特 性是匹配的，寄生成分也是不同的。特别地，由于其包括源极28和衬底环触 点19之间的电阻，该寄生电阻器27的电阻、或“衬底电阻”非常依赖于触 指的位置。较接近于衬底环触点19的触指比远离该衬底环触点的另一个触指 具有更低的寄生电阻。然而，在ESD事件期间，一般需要多个触指来处理大 量的电流。为了在ESD事件期间同时导通ESD保护NMOSFET的多个触指， 需要匹配该触发电压、或上面导通触指20的触指20的漏极22处的电压。