[发明专利]等离子体氧化处理方法、等离子体处理装置、以及存储介质

说明书

技术领域

本发明涉及等离子体氧化处理方法，详细的是涉及例如在作为半导体装置的制造过程的元件分离技术的浅沟槽隔离技术(ShallowTrench Isolation；STI)中在槽内形成氧化膜的情况下等，能够适用的等离子体氧化处理方法。 

背景技术

STI作为电分离形成在硅基板上的元件的技术被公知。在STI中，将氮化硅膜等作为掩模蚀刻硅从而形成槽，在其中埋入SiO₂等的绝缘膜后，通过化学机械研磨(CMP；Chemical Mechanical Polishing)处理，将掩模(氮化硅膜)作为制动部(stopper)，实施平坦化工序。 

在STI中，在进行槽形成的情况下，存在槽的肩部(沟的侧壁的上端的角部)、槽的角(沟的侧壁的下端的拐角部)的形状呈锐角的情况。其结果是，在晶体管等的半导体装置中，应力集中在这些部位从而产生缺陷，成为引起泄漏电流增大、进而消耗电力增加的主要原因。因此，公知的是，通过蚀刻形成槽后，在槽的内壁形成氧化膜，由此使槽的形状光滑。 

作为形成这样的氧化硅膜的方法，使用采用氧化炉、RTP(RapidThermal Process；快速热处理)装置的热氧化处理。例如，在利用作为热氧化处理的一种的氧化炉进行的湿氧化处理中，使用将硅基板加热到超过800℃的温度，并使氧和氢燃烧生成水蒸气(H₂O)的WVG(WaterVapor Generator；水蒸气发生器)装置，通过暴露于水蒸气(H₂O)的氧化氛围中使硅表面氧化，从而形成氧化硅膜。 

能够认为热氧化处理是能够形成优质的氧化硅膜的方法。但是，因为需要基于超过800℃的高温的处理，所以存在热开支(thermalbudget)增大、由于热应力而使硅基板产生变形等的问题。 

对此，作为由于处理温度为400℃左右，因此能够避免热氧化处理的热开支增大、基板变形等问题的技术，提案有利用使用含有氩气和氧气、氧的流量比率大约为1％的处理气体、在133.3Pa的腔室内压力下形成的微波激励等离子体，使其在以硅为主成分的电子器件的表面起作用进行氧化处理，由此能够形成膜厚的控制容易且优质的氧化硅膜的氧化膜形成方法(例如，WO2001/69673号、WO2004/008519号)。 

另外，该技术，通过在处理压力为133.3Pa左右、处理气体中的O₂流量为1％的条件(为了便于说明，称为“低压力，低氧浓度条件”)下进行等离子体处理，具有能够得到高氧化率，并且在已将具有凹凸的硅表面氧化的情况下对凸部上端的硅的拐角导入圆角形状，能够抑制由来自该部位的电场集中引起的泄漏电流的优点。 

但是，当若在上述低压力、低氧浓度条件下进行等离子体氧化处理，则在被处理体表面形成的沟、线和空间等的图案中存在有疏密的情况下，存在在图案疏的部位和密的部位氧化硅膜的形成速度产生差异，不能以均匀的膜厚形成氧化硅膜的问题。若氧化硅膜的膜厚因部位而异，则成为使将该氧化硅膜作为绝缘膜使用的半导体装置可靠性下降的一个原因。 

另外，半导体装置的微细化渐渐发展，优选在槽形成时，使氧化膜厚的底部和侧壁的选择性提高，使形成在侧壁的氧化膜变得更薄。 

发明内容

本发明的目的在于，提供在图案的凸部上端的硅的拐角形成有圆角形状的基础上，不产生因图案的疏密而引起的膜厚差，能够以均匀的膜厚形成氧化硅膜的等离子体氧化处理方法。 

本发明的其他目的是，在此基础上，提供能够使氧化硅膜厚的底部和侧壁的选择性提高，使形成于侧壁的氧化膜变得更薄的等离子体氧化处理方法。 

根据本发明的第一观点，提供一种等离子体氧化处理方法，其对具有凹凸图案的被处理体实施基于等离子体的氧化处理从而形成氧化硅膜，其包括：在设置于等离子体处理装置的处理室内的载置台上，放置具有凹凸图案的被处理体；向上述处理室内供给氧的比率是0.5％以上不足10％的处理气体，将上述处理室内的压力保持为1.3～665Pa； 在对上述载置台施加高频电力的同时形成上述处理气体的等离子体，通过该等离子体对被处理体实施氧化处理。 

在上述第一观点中，优选处理气体中的氧的比率为0.5～5％，更为优选的是0.5～2.5％。另外，优选处理压力为1.3～266.6Pa，更为优选的是1.3～133.3Pa。