[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，更具体地讲，涉及包含由 碳化硅(SiC)构成的半导体膜的半导体器件以及和制造这样的半导 体器件的方法。

背景技术

具有宽带隙和比硅(Si)高出大约一个数量级的最大介质场 (dielectric field)的SiC是预期用于下一代功率半导体器件的有前景的 材料。迄今已经发现，通过使用4H-SiC或6H-SiC的单晶晶圆，SiC可 用于各种电子器件中，并被认为特别适合高温、高功率器件。以上提 到的晶体是α-相SiC，其具有一个叠在另一个上的纤锌矿结构和闪锌矿 结构。正在由3C-SiC的β-相SiC晶体来制造其它半导体器件的样品。 最近，肖特基二极管、MOSFET(金属氧化物半导体场效应晶体管)、 晶闸管等等的样品已被构成功率器件。已经证实，这样的器件具有远 超传统Si半导体器件的有利性能。

在利用SiC的半导体器件中，特别是具有在SiC基板表面形成的 沟道的MOSFET中，为所述沟道常规使用的是通过高温退火获得的表 面。然而，通过高温退火获得的SiC基板的表面具有随机不规则体， 这增加了界面态密度。从而减少了载流子迁移率，导致该半导体器件 性能退化。

可以解决该问题的技术公开在，例如，日本专利特开No 2006-344942(专利文献1)中。专利文献1公开的是，在SiC膜的表 面处形成两个沟槽，然后通过向SiC膜表面提供硅(Si)对该SiC膜进 行热处理。结果，在沟槽之间形成一周期长度为100nm或者以上的小 面(宏台阶(macrostep))。宏台阶的阶地(terrace)构成MOSFET 的沟道。

专利文献1：日本专利特开No 2006-344942

发明的公开内容

发明要解决的问题

但是，在根据专利文献1的制造方法中，只在两个沟槽之间形成 宏台阶，而在任何其它位置不能形成宏台阶。因而，虽然可以制造单 个的半导体器件，但却不能在半导体膜的表面周期性形成诸如晶体管 的器件。因此，不能充分改善性能。

因此，本发明的目的是提供性能改善的半导体器件，和制造这样 的半导体器件的方法。

解决问题的手段

根据本发明的半导体器件包括由SiC构成的半导体膜。该半导体 膜在其表面处具有多个等长的宏台阶。多个宏台阶构成至少一个沟道。

在根据本发明的半导体器件中，依靠宏台阶构成至少一个沟道， 可以减少构成该沟道的部分的界面态密度，这改善了载流子迁移率。 从而可以改善半导体器件的性能。此外，由于得到了多个等长的宏台 阶，可以在半导体膜的表面周期地形成半导体器件的诸如晶体管的元 件。从而可以改善半导体器件的性能。

要注意的是，一个沟道可以由多个宏台阶形成，或仅仅由一个宏 台阶形成。

优选的是，在根据本发明的半导体器件中，多个宏台阶的至少一 个包括{0001}面。{0001}面在<1-100>方向中在-30°到+30°的范围内 倾斜。

因此，可以显著改善宏台阶的平坦性(线性)。

优选的是，在根据本发明的半导体器件中，半导体膜的表面的面 方向以相对于{0001}面大于或等于0.5°并且小于或等于56°的角度倾 斜。

优选的是，在根据本发明的半导体器件中，当以垂直于多个宏台 阶的横截面观察时，多个宏台阶的至少一个包括相对于{0001}面形成 55°±5°、62°±5°或90°±5°的角度的面。

由于上述面全部都是稳定的，所以使用任何这些面构成宏台阶均 可终止宏台阶的生长。

根据本发明的一个方面，制造半导体器件的方法包括下述步骤： 形成由SiC构成的半导体膜；在半导体膜表面等间隔形成三个或者更 多的沟槽；通过对半导体膜表面提供硅对该半导体膜进行热处理；以 及通过该热处理步骤在半导体膜的表面处获得多个宏台阶以构成至少 一个沟道。

根据本发明的一个方面，利用用于制造半导体器件的方法，控制 一周期长度和各沟槽的深度，使得可以控制宏台阶的大小。可以得到 其中大宏台阶构成至少一个沟道并具有所需性能的半导体器件。由于 等间隔形成三个以上的沟槽提供了多个等长的宏台阶，所以可以在半 导体膜的表面处周期地形成半导体器件的诸如晶体管的元件。从而可 以改善半导体器件的性能。