[发明专利]Ti膜的成膜方法

说明书

技术领域

本发明涉及在腔室内供给含有TiCl₄气体和还原气体的处理气体，在载置于腔室内的载置台上的、具有含Si部分(含硅部分)的被处理基板的含Si部分上形成Ti膜的Ti膜的成膜方法。

背景技术

在半导体设备的制造中，为了应对现阶段高密度化以及高集成化的要求而具有使回路结构成为多层配线结构的倾向，因此，作为下层半导体设备和上层半导体设备的连接部的接触孔、作为上下配线层彼此的连接部的通过孔等的层间的电接触用的埋入技术则变得重要。

对于这种接触孔、通过孔的埋入，一般使用Al(铝)、W(钨)、或者以它们为主体的合金，为了形成这种金属、合金与下层的Si基板、poly-Si层的接触，在埋入之前，通过形成Ti膜使其与衬底的Si反应而使TiSi₂在接触孔的底的Si扩散层上选择成长，得到良好的欧姆(Ohmic)电阻(例如参照日本特开平5-67585号公报)。

在形成CVD-Ti膜时，作为原料气体一般使用TiCl₄气体，作为还原气体使用H₂气体等，但是该TiCl₄气体的结合能(键能)相当高，单纯对于热能而言，若不能达到1200℃的高温则不能发生分解，因此通过并用等离子体能的等离子体CVD通常在处理温度为650℃左右的条件下进行成膜。此外，从促进反应的观点出发，采用较高的压力和高频电功率形成等离子体。

然而，近阶段，作为与栅极电极的多晶硅上的金属接触的接触层逐渐使用Ti膜，现有技术中的650℃左右的成膜温度对于该Ti膜而言温度过于高温，因此，研究在550℃左右的低温下进行Ti膜的成膜。

然而，在550℃左右进行成膜时，即便作为被处理基板的半导体晶片的温度均匀，在晶片面内的硅化物(silicide)化产生偏移，导致面内的膜质均匀性发生恶化。此外，由于是等离子体而会发生对晶片的充电损伤，对腔室的异常放电等的等离子体损伤。

另外，在现行的Ti膜成膜中，从易于等离子体化的观点出发，首先向腔室内导入Ar气体和作为还原气体的H₂气体，使其等离子体化后再导入TiCl₄气体，但是，因为是后导入TiCl₄气体，因此会产生放电状态暂时发生变化，在腔室内产生异常放电，导致对晶片造成等离子体损伤的问题。

发明内容

本发明的目的在于提供一种能够均匀地进行被处理基板的面内的硅化物化的Ti膜的成膜方法。

此外，本发明的其它目的在于提供一种难以对被处理基板和腔室造成等离子体损伤的Ti膜的成膜方法。

本发明的第一方面提供一种Ti膜的成膜方法，该Ti膜的成膜方法利用成膜装置在具有Si部分的被处理基板的Si含有部分形成Ti膜，其中，所述成膜装置包括：收容被处理基板的腔室；在腔室内载置被处理基板的载置台；对载置台上的基板进行加热的加热单元；向腔室内供给含有TiCl₄气体和还原气体的处理气体的处理气体供给单元；在所述载置台上的被处理基板的上方空间形成高频电场的高频电场形成单元；和对所述腔室内进行排气的排气单元，所述Ti膜的成膜方法包括下述工序：将具有Si部分的被处理基板配置在所述载置台上；对被处理基板进行加热；使腔室内成为规定的压力；向腔室内导入含有TiCl₄气体和还原气体的处理气体；利用所述高频电场形成单元形成高频电场从而使所述处理气体等离子体化；和在被处理基板的表面使所述TiCl₄气体和还原气体发生反应，当通过所述反应在被处理基板的Si部分形成Ti膜时，对腔室内压力和施加的高频电功率进行控制，以抑制在被处理基板的Si部分的TiSi的生成反应。

此时，优选对腔室内压力和施加的高频电功率进行控制，使得在被处理基板的温度为550℃附近，进行作为前体以TiCl₃为主体的成膜反应。