[发明专利]用于布图布线系统中设计优化的填充单元

权利要求书

1.一种用于布局集成电路设计的方法，用于与数据库一起使用， 所述数据库限定多个填充单元，所述填充单元是预限定的，用于调 整邻近电路布局单元的性能参数，布局用于在制造根据设计的集成 电路器件中使用，包括步骤：

提供集成电路设计的第一布局，所述第一布局限定多个掩模， 所述掩模当应用在制造过程中时限定多个集成电路器件的物理特 征，所述特征限定在其间具有间隙的多个电路布局单元，并且这些 特征一起限定在集成电路设计中指定的集成电路器件的电路结构； 并且

将相应的填充单元插入到在至少间隙子集中的每个给定间隙 中，所述相应的填充单元是根据相邻于所述给定间隙的至少一个电 路布局单元的性能参数上的期望的影响而从所述数据库中选出的，

其中所述填充单元包括能够影响相邻电路布局单元的结构，

其中所述期望的影响是要提高性能参数或要降低性能参数对电 路布局单元的布局邻居的敏感性，并且

其中所述性能参数是包括晶体管电子迁移率、Ion、切换速度、 信号路径延迟、泄漏以及功率的组中的成员。

2.根据权利要求1的方法，其中在所述第一布局中，多个电路 布局单元按行排列，每个间隙被布置在一个行中，在同一行中相应 的电路布局单元对之间，

并且其中，将相应的填充单元插入到每个给定间隙的步骤，包 括根据相邻于给定间隙的两个电路布局单元的性能参数上的期望影 响来选择相应的填充单元的步骤。

3.根据权利要求1的方法，其中插入相应填充单元的步骤包括 将第一填充单元插入到相邻于所述电路布局单元的间隙中的步骤， 所述第一填充单元包括与在所述电路布局单元中的N沟道晶体管的 扩散区域纵向对准的伪扩散区域。

4.根据权利要求1的方法，其中所述集成电路器件的制造包括 将蚀刻停止层涂覆在所述集成电路器件的栅堆叠层上方的步骤，

其中，插入相应的填充单元的步骤包括将第一填充单元插入到 相邻于所述电路布局单元的间隙中的步骤，所述第一填充单元包括 横向定向的伪多晶硅线。

5.根据权利要求1的方法，其中插入相应的填充单元的步骤包 括将第一填充单元插入到相邻于所述电路布局单元的间隙中的步 骤，所述第一填充单元包括伪接触区域。

6.根据权利要求1的方法，其中所述电路布局单元包括形成在 P沟道晶体管之下而没有形成在N沟道晶体管之下的N阱，所述 N阱具有纵向定向的阱边界，

并且，其中插入相应的填充单元的步骤包括将第一填充单元插 入到相邻于所述电路布局单元的间隙中的步骤，所述第一填充单元 包括N阱边界，其的至少部分与所述电路布局单元的N阱的N阱边 界不一致。

7.根据权利要求1的方法，其中所述集成电路器件的制造包括 在所述集成电路器件的栅堆叠层上方涂覆蚀刻停止层的步骤，所述 蚀刻停止层具有纵向定向的边界，

并且，其中插入相应的填充单元的步骤包括将第一填充单元插 入到相邻于所述电路布局单元的间隙中的步骤，所述第一填充单元 包括蚀刻停止层边界，其的至少部分与所述电路布局单元的蚀刻停 止层边界不一致。

8.根据权利要求1的方法，其中性能参数上的期望影响包括提 高所述电路布局单元中的CMOS电路中晶体管的电子迁移率，

并且，其中插入相应的填充单元的步骤包括将第一填充单元插 入到相邻于所述电路布局单元的间隙中的步骤，所述第一填充单元 包括与所述电路布局单元中N沟道晶体管的扩散区域纵向对准的伪 扩散区域，所述第一填充单元没有任何与所述电路布局单元中任何P 沟道晶体管的扩散区域纵向对准的扩散区域。

9.根据权利要求1的方法，其中性能参数上的期望影响至少部 分来自于应力效应。

10.根据权利要求1的方法，其中性能参数上的期望影响至少部 分地来自于光学邻近效应。

11.根据权利要求1的方法，其中性能参数上的期望影响至少部 分地来自于阱邻近效应。